[发明专利]集成电路及其电子熔丝元件的主动式静电放电保护电路

权利要求书

1.一种集成电路的主动式静电放电保护电路，该集成电路包含有一电源高电位外接点、一电源低电位外接点、一调校内接点、一功能电路单元及一电子熔丝元件，该功能电路通过该电子熔丝元件串接在该调校内接点与该电源低电位外接点之间；其特征在于，该主动式静电放电保护电路包括：

一开关单元，跨接于该电子熔丝元件上，该开关单元具有一控制端；以及一静电检知单元，串接于该调校内接点及该电源低电位外接点之间，且该静电检知单元连接至该开关单元的控制端，以控制该开关单元的导通或不导通。

2.如权利要求1所述的主动式静电放电保护电路，其特征在于，该静电检知电路包含：

一电容元件，其一端连接至该调校内接点；以及

一电阻元件，串接于该电容元件及该电源低电位外接点之间；其中该电容元件及该电阻元件的串接节点连接至该开关单元的控制端。

3.如权利要求1所述的主动式静电放电保护电路，其特征在于，该开关单元包含一NMOS晶体管，其漏极及源极分别连接于该电子熔丝元件的二端，且源极与基极相连，其栅极连接至该静电检知单元。

4.如权利要求2所述的主动式静电放电保护电路，其特征在于，

该开关单元包含一NMOS晶体管，其漏极及源极分别连接于该电子熔丝元件的二端；以及

该电容元件为一PMOS晶体管构成；其中该电容元件及该电阻元件的串接节点连接至该NMOS晶体管的栅极。

5.如权利要求4所述的主动式静电放电保护电路，其特征在于，该NMOS晶体管的栅极及基极共同连接至半导体基板。

6.如权利要求1至5中任一项所述的主动式静电放电保护电路，其特征在于，进一步包括一静电放电保护电路元件，串接于该调校内接点及该电源低电位外接点之间。

7.如权利要求1至5中任一项所述的主动式静电放电保护电路，其特征在于，进一步包括一静电放电保护电源嵌位器，串接于该电源高电位外点及该电源低电位外接点之间。

8.如权利要求1至5中任一项所述的主动式静电放电保护电路，其特征在于，进一步包括一PMOS晶体管，其漏极及源极分别连接至该电源高电位外接点及该调校内接点，其栅极连接一逻辑电路单元。

9.一种集成电路的电子熔丝元件的主动式静电放电保护电路，其特征在于，包括：

一开关单元，用以跨接于一电子熔丝元件上，且该开关单元具有一控制端；以及

一静电检知单元，连接至该开关单元的控制端，以控制该开关单元的导通或不导通。

10.如权利要求9所述的主动式静电放电保护电路，其特征在于，该静电检知电路包含一电容元件及一电阻元件，该电容元件与该电阻元件相串接，且其一串接节点连接至该开关单元的控制端。

11.如权利要求9所述的主动式静电放电保护电路，其特征在于，该开关单元包含一NMOS晶体管，其漏极及源极分别连接于该电子熔丝元件的二端，其栅极连接至该静电检知单元。

12.如权利要求9所述的主动式静电放电保护电路，其特征在于，该开关单元包含一NMOS晶体管，其漏极及源极分别连接于该电子熔丝元件的二端；以及

该电容元件为一PMOS晶体管构成；其中该电容元件及该电阻元件的串接节点连接至该NMOS晶体管的栅极。

13.如权利要求12所述的主动式静电放电保护电路，其特征在于，该NMOS晶体管的栅极及基极共同连接至半导体基板。