[发明专利]三维半导体存储器件

说明书

提供一种三维半导体存储器件。该器件可以包括：衬底，包括单元阵列区域和连接区域；电极结构，提供在衬底上以沿第一方向延伸并包括电极，电极垂直地堆叠在衬底上并包括堆叠在连接区域上以具有阶梯结构的垫部分；单元垂直结构，提供在单元阵列区域上以穿透电极结构；虚设垂直结构，提供在连接区域上以穿透每个电极的垫部分；以及单元接触插塞，联接到电极的垫部分。每个单元接触插塞可以具有非圆形顶表面，并且在俯视图中，虚设垂直结构可以布置为围绕每个单元接触插塞。

技术领域

示例性实施方式涉及三维半导体存储器件，具体地，涉及高可靠、高集成的三维半导体存储器件。

背景技术

需要更高集成度的半导体器件来满足消费者对优异性能和低廉价格的需求。就半导体器件而言，因为其集成是决定产品价格的重要因素，所以增加的集成尤为重要。就传统的二维或平面半导体器件而言，因为其集成主要由单位存储单元所占据的面积决定，所以集成受到精细图案形成技术水平极大影响。然而，增加图案精细度所需的极其昂贵的工艺设备对增加二维或平面半导体器件的集成度设置了实际限制。为了克服这样的限制，近来已提出了包括三维布置的存储单元的三维半导体存储器件。

发明内容

本发明构思的一些实施方式提供了高可靠、高集成的三维半导体存储器件。

根据一些实施方式，一种三维半导体存储器件可以包括：衬底，包括单元阵列区域和连接区域；电极结构，提供在衬底上以沿第一方向延伸并包括垂直地堆叠在衬底上的电极，每个电极包括多个垫部分之中的相应垫部分，所述多个垫部分堆叠在连接区域上以形成阶梯结构；多个单元垂直结构，提供在单元阵列区域上并构造为穿透电极结构；多个虚设垂直结构，提供在连接区域上并构造为穿透每个电极的相应垫部分；以及单元接触插塞，分别联接到电极的垫部分。每个单元接触插塞的顶表面可以具有第一长度和小于第一长度的第一宽度，并且当在俯视图中观察时，虚设垂直结构可以布置为围绕每个单元接触插塞。

根据一些实施方式，一种三维半导体存储器件可以包括：衬底，包括单元阵列区域和连接区域；电极结构，提供在衬底上以沿第一方向延伸并包括垂直地堆叠在衬底上的电极，每个电极包括多个垫部分之中的相应垫部分，所述多个垫部分堆叠在连接区域上以形成阶梯结构；多个单元垂直结构，提供在单元阵列区域上并构造为穿透电极结构；单元接触插塞，分别联接到电极的垫部分，每个单元接触插塞的顶表面具有第一长度和小于第一长度的第二宽度；以及多个虚设垂直结构，提供在连接区域上，并且构造为穿透每个电极的垫部分并围绕每个单元接触插塞。虚设垂直结构可以包括与单元阵列区域间隔开第一距离的第一虚设垂直结构以及与单元阵列区域间隔开第二距离的第二虚设垂直结构，第二距离大于第一距离，并且第二虚设垂直结构的宽度可以大于第一虚设垂直结构的宽度。

附图说明

示例实施方式将由以下结合附图的简要描述被更清楚地理解。附图显示了如这里所述的非限制性的示例实施方式。

图1是示意性地示出根据一些实施方式的三维半导体存储器件的布局的图。

图2是示出根据一些实施方式的三维半导体存储器件的俯视图。

图3是示出沿图2的线I-I'和II-II'截取的根据一些实施方式的三维半导体存储器件的剖视图。

图4是示出沿图2的线III-III'截取的根据一些实施方式的三维半导体存储器件的剖视图。

图5A和5B是示出图3的部分“A”的放大图。

图6是示出根据一些实施方式的三维半导体存储器件的俯视图。

图7是沿图6的线I-I'截取的剖视图。

图8至15是示出根据各种不同实施方式的三维半导体存储器件的各种不同示例的俯视图。