[发明专利]用于有符号/无符号字和双字的向量横向加法的装置和方法

权利要求书

1.一种处理器，包括：

解码器，用于对紧缩横向加法指令解码以生成经解码的紧缩横向加法指令，所述紧缩横向加法指令包括操作码以及标识多个紧缩字的操作数；

源寄存器，用于存储第一多个紧缩字；

执行电路，用于执行经解码的指令，所述执行电路包括：

操作数选择电路，用于根据所述紧缩横向加法指令的所述操作数和所述操作码从所述源寄存器标识第一紧缩字和第二紧缩字；

加法器电路，用于将所述第一紧缩字和所述第二紧缩字相加以生成临时和；

具有至少17位的临时存储，用于存储所述临时和；

饱和电路，用于在必要的情况下使所述临时和饱和以生成最终结果；

目的地寄存器，用于将所述最终结果作为紧缩结果字存储在指定的数据元素位置中。

2.如权利要求1所述的处理器，其中，所述饱和电路用于基于所述17位的最高有效位的值来判定对字的饱和是否是必要的。

3.如权利要求1或2所述的处理器，其中，所述饱和电路用于：如果位17被设置为1，则使所述临时和饱和。

4.如权利要求1或3所述的处理器，其中，紧缩字和紧缩结果字包括有符号字。

5.如权利要求4所述的处理器，其中，所述加法器电路用于：当执行所述加法操作时，保留并处理所述第一紧缩字和所述第二紧缩字的符号位。

6.如权利要求1或5所述的处理器，其中，所述第一紧缩字和所述第二紧缩字从所述源寄存器的位置[15:0]和[79:64]选出。

7.一种处理器，包括：

解码器，用于对紧缩横向加法指令解码以生成经解码的紧缩横向加法指令，所述紧缩横向加法指令包括操作码以及标识多个紧缩双字的操作数；

源寄存器，用于存储第一多个紧缩双字；

执行电路，用于执行经解码的指令，所述执行电路包括：

操作数选择电路，用于根据所述紧缩横向加法指令的所述操作数和所述操作码从所述源寄存器标识第一紧缩双字和第二紧缩双字；

加法器电路，用于将所述第一紧缩双字和所述第二紧缩双字相加以生成临时和；

具有至少33位的临时存储，用于存储所述临时和；

饱和电路，用于在必要的情况下使所述临时和饱和以生成最终结果；

目的地寄存器，用于将所述最终结果作为紧缩结果双字存储在指定的数据元素位置中。

8.如权利要求7所述的处理器，其中，所述饱和电路用于基于所述33位的最高有效位的值来判定对双字的饱和是否是必要的。

9.如权利要求7或8所述的处理器，其中，所述饱和电路用于：如果位33被设置为1，则使所述临时和饱和。

10.如权利要求7或9所述的处理器，其中，紧缩双字和紧缩结果双字包括有符号双字。

11.如权利要求10所述的处理器，其中，所述加法器电路用于：当执行所述加法操作时，保留并处理所述第一紧缩双字和所述第二紧缩双字的符号位。

12.如权利要求7或11所述的处理器，其中，所述第一紧缩双字和所述第二紧缩双字从所述源寄存器的位置[31:0]和[95:64]选出。