[发明专利]非易失性存储设备及其编程方法

说明书

一种非易失性存储设备包含多个存储单元，所述存储单元包含第一存储单元和第二存储单元。一种对非易失性存储设备进行编程的方法，包含：执行第一编程，以将编程强制电压施加到每个第一存储单元的位线；并且在执行第一编程之后基于第二存储单元的阈值电压，将第二存储单元划分为第一单元组、第二单元组和第三单元组。所述方法还包含执行第二编程，以将编程禁止电压施加到每个第一存储单元的位线和第一单元组的每个存储单元的位线。所述编程强制电压的电平低于编程禁止电压的电平。

相关申请的交叉引用

本专利申请要求于2017年11月24日在韩国知识产权局提交的韩国专利申请No.10-2017-0158571的优先权，在此通过引用合并该韩国专利申请的整个内容。

技术领域

本公开涉及一种对非易失性存储设备编程的方法。

背景技术

半导体存储设备可以包含：易失性存储器，诸如，动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)；以及非易失性存储器，诸如，电可擦可编程只读存储器(EEPROM)、铁电RAM(FRAM)、相变RAM(PRAM)、电阻性RAM(RRAM)、磁性RAM(MRAM)、和闪速存储器。易失性存储器当电源中断时丧失存储的数据，而非易失性存储器即使电源中断时仍保持存储的数据。

采用非易失性存储器的设备的示例包含：MP3播放器、数码相机、移动电话、便携式摄像机(camcorder)、闪速存储卡、以及固态硬盘(SSD)。随着将非易失性存储器用作储存器件的设备的数量增大，非易失性存储器的容量也迅速提高。对非易失性存储器编程的方法可以采用增量阶跃脉冲编程(ISPP)方法的编程操作，以及可以在编程操作中将编程电压脉冲提供给存储单元后，采用验证操作来利用验证电压验证存储单元的编程状态。然而，即使是在完成验证操作之后，在编程操作中存储于存储单元中的数据的可靠性仍因为存储单元的特性而恶化。

发明内容

本公开提供了一种非易失性存储设备和一种对非易失性存储设备进行编程的方法，所述非易失性存储设备可以改善编程速度并且可以在编程状态下减小存储单元的阈值电压分布的宽度(范围)。

根据本公开的一个方面，一种非易失性存储设备包含多个存储单元，该存储单元包含第一存储单元和阈值电压低于所述第一存储单元的阈值电压的第二存储单元。对非易失性存储设备进行编程的方法包含：执行第一编程，以将编程强制电压施加到每个第一存储单元的位线；并且基于执行第一编程之后第二存储单元的阈值电压，将第二存储单元划分为第一单元组、第二单元组和第三单元组。该方法还包含执行第二编程，以将编程禁止电压施加到每个第一存储单元的位线和第一单元组的每个存储单元的位线。编程强制电压的电平低于编程禁止电压的电平。

根据本公开的另一个方面，一种非易失性存储设备包含多个存储单元，根据阈值电压的电平，将多个存储单元划分为第一单元组、第二单元组和第三单元组。对非易失性存储设备进行编程的方法包含：将编程禁止电压施加到第一单元组的每个存储单元的位线；并且将电平低于编程禁止电压的编程强制电压施加到第二单元组的每个存储单元的位线。该方法还包含：通过将第一编程脉冲施加到存储单元的字线，执行第一编程；以及通过将编程禁止电压施加到第一单元组和第二单元组的存储单元的位线并且然后将第二编程脉冲施加到多个存储单元的字线，执行第二编程。

根据本公开的另一个方面，一种非易失性存储设备包含：单元阵列、行解码器以及页缓冲器。该单元阵列包含多个存储单元，该存储单元包含第一存储单元和第二存储单元。该行解码器被配置成在第一编程循环中将第一编程脉冲提供给多个存储单元的字线，以及在第二编程循环中将第二编程脉冲提供给多个存储单元的字线。该页缓冲器配置成将编程禁止电压和具有低于编程禁止电压的电平的编程强制电压提供给多个存储单元的位线。控制逻辑单元被配置成控制行解码器和页缓冲器，使得顺序地执行第一编程循环和第二编程循环。在第一编程循环中，将编程强制电压施加到每个第一存储单元的位线，并且控制逻辑单元被配置成控制页缓冲器，使得在第二编程循环中，将编程禁止电压施加到每个第一存储单元的位线。