[发明专利]一种基于FPGA的矩阵特征分解方法

权利要求书

1.一种基于FPGA矩阵特征分解的信号处理方法，其特征是包括以下步骤：

步骤S1、根据输入信号路数及其位宽设置输入通道个数和复数据实部虚部位宽，初始化d0(k)和X0(8，k)，k＝0～63；X0(8，k)为各通道64拍幅相采样的瞬时值8*1复向量，d0(k)为X0矩阵的列和向量；

包括以下分步骤：

步骤S101、初始化X0(8，k)，X0(8，k)为各通道天线64拍幅相采样的瞬时值，每拍为1个值；

具体的，X0(8，k)为8通道64拍幅相采样的瞬时值，每通道为复向量，复向量实部位宽33bit，虚部位宽33bit；

步骤S102、初始化d0(k)，d0(k)为X0(8，k)矩阵的各通道向量复数加和，加和后为1通道64拍瞬时值，加和后实部位宽36bit，虚部位宽36bit；

步骤S2、计算特征矢量

包括以下分步骤：

步骤S201、计算第一个特征矢量hn0(8,1)

d0(k)为1*64复向量，X0(8，k)为8*64复矩阵，二者之积也为8*1复矩阵累加后除以64，得到8*1复矩阵h0(8,1)，复矩阵h0(8,1)随后进行归一化，归一化后的hn0(8,1)为8*1向量，其共轭转置hn0(8,1)’为1*8向量，与8*64矩阵X相乘，得到1*64向量d1(k)，将8*1向量hn0(8,1)与1*64向量d1(k)相乘，乘积被X0(8，k)减，得到X1(8，k)；

所述计算h0(8,1)用到了复数共轭和复数乘法；在FPGA中实现时，对于复数共轭，由于实部和虚部分开存储，只需将虚部取反即可；对于复数乘法，一次复乘可以分解为四次实数乘法和两次加/减法，使用4个乘法器，2个时钟得到结果；

所述d0(k)、X0(8，k)均流水产生，但时间上不对齐，X0(8，k)早于d0(k)，通过将X0(8，k)使用FPGA寄存器延迟，使之与d0(k)对齐，进行复数乘法；

所述复矩阵h0(8,1)随后进行归一化，即求出norm(h(:,1))，这个值为h0(8,1)的8个元素实部、虚部的平方和之和再开方，h0(8,1)的8个元素同时得到，因此在FPGA中实现时，并行计算各元素实部与虚部的平方，再求和，以减少计算时间；

所述归一化时，h0(8,1)除以norm(h0(8,1))，归一化后的hn0(8,1)为8*1向量，其共轭转置h0(8,1)’为1*8向量，与8*64矩阵X0(8，k)相乘，得到1*64向量d1(k)；

所述X1(8，k)，为8*1向量hn0(8,1)与1*64向量d1(k)相乘，乘积被X减，得到X1(8，k)；d1(k)流水产生，因而hn0(8,1)与d1(k)乘积的各列也流水产生，流水得到X1(8，k)的各列；

步骤S202、计算第二至四个特征矢量

产生d1(k)与X1(8，k)后，根据S201方法，计算出第二个特征向量hn1(8,1)、d2(k)与X2(8，k)；产生d2(k)与X2(8，k)后，根据S201方法，计算出第三个特征向量hn2(8,1)、d3(k)与X3(8，k)；产生d3(k)与X3(8，k)后，根据S201方法，计算出第四个特征向量hn3(8,1)；

所述hn1(8,1)、hn2(8,1)、hn3(8,1)，位宽同hn0(8,1)；

所述X2(8，k)、X3(8，k)，位宽同X1(8，k)；

所述d2(k)、d3(k)，位宽同d1(k)；

步骤S3、生成噪声子空间；

设I为8*8单位矩阵，则噪声子空间矩阵Un＝I-Us*Us’；所述Us为8*4矩阵，由hn0(8,1)～hn3(8,1)组成，其共轭转置Us’为4*8矩阵，二者相乘得到8*8矩阵，I为8*8单位矩阵。

2.如权利要求1所述的一种基于FPGA矩阵特征分解的信号处理方法，其特征是，所述复矩阵h0(8,1)实部位宽54bit，虚部位宽54bit；所述hn0(8,1)实部位宽25bit，虚部位宽25bit；d1(k)实部位宽36bit，虚部位宽36bit；X1(8，k)实部位宽33bit，虚部位宽33bit。