[发明专利]一种BIOS芯片替代电路实现方法

说明书

本发明公开了一种BIOS芯片替代电路实现方法，所述方法包括：初始上电时，上位机与FPGA连接，写入FPGA程序，设置BIOS启动程序的校验和，并通过FPGA的SPI总线对EEPROM芯片写入BIOS启动程序；正常上电时，FPGA通过SPI总线读取EEPROM芯片内的内容，并与FPGA内存储的BIOS启动程序进行比较，比较无误后，通过LPC总线将BIOS启动程序传输给预设CPU芯片，板卡正常启动；解决了现有的龙芯系列CPU将面临无法使用的技术问题，解决了BIOS芯片停产问题，并提高了国产率。

技术领域

本发明涉及计算机领域，具体地，涉及一种BIOS芯片替代电路实现方法。

背景技术

目前龙芯2J和龙芯3A1000CPU芯片的BIOS启动芯片为LPC接口的EEPROM芯片，且其为进口芯片，暂无国产化替代。

进口的LPC接口的EEPROM芯片已经逐渐停产，且国内暂无厂家生产。目前也暂无其替代电路。龙芯系列CPU将面临无法使用的情况。

发明内容

本发明提供了一种BIOS芯片替代电路实现方法，解决了现有的龙芯系列CPU将面临无法使用的技术问题，解决了BIOS芯片停产问题，并提高了国产率。

为实现上述发明目的，本申请提供了一种BIOS芯片替代电路实现方法，所述方法包括：

初始上电时，上位机与FPGA连接，写入FPGA程序，设置BIOS启动程序的校验和，并通过FPGA的SPI总线对EEPROM芯片写入BIOS启动程序；

正常上电时，FPGA通过SPI总线读取EEPROM芯片内的内容，并与FPGA内存储的BIOS启动程序进行比较，比较无误后，通过LPC总线将BIOS启动程序传输给预设CPU芯片，板卡正常启动。

优选的，所述预设CPU芯片为龙芯2J和龙芯3A1000。

优选的，预设CPU芯片与FPGA通过LPC总线进行连接，FPGA与EEPROM芯片通过SPI总线进行连接，上位机通过JTAG接口与FPGA连接。

优选的，上电前对EEPROM芯片内程序进行可信度量。

优选的，上电前可对EEPROM芯片内程序进行可信度量，具体包括：将EEPROM内二进制代码读入FPGA，并与FPGA内预存的二进制代码进行比对，确认EEPROM芯片内程序无误后再进行上电，若对比不一致，则将EEPROM内代码烧写为FPGA内预存代码。

优选的，上位机通过JTAG接口与FPGA连接。

优选的，上位机通过UART接口与FPGA连接。

本申请提供的一个或多个技术方案，至少具有如下技术效果或优点：

1.解决了BIOS芯片停产问题，并提高了国产率；

2.上电前可对EEPROM芯片内程序进行可信度量，确认EEPROM芯片内程序无误后再进行上电，提升板卡的安全性及可靠性；

3.可通过FPGA的JTAG接口对EEPROM芯片进行在线烧写，方便BIOS启动程序升级。

附图说明

此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部分，并不构成对本发明实施例的限定；

图1是本申请中BIOS芯片替代电路实现方法示意图。

具体实施方式

为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在相互不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。