[发明专利]封装结构及其形成方法

说明书

提供一种封装结构及其形成方法。封装结构包括位于管芯上的介电层、重布线结构和导电端子。重布线结构包括位于介电层之中和之上的重布线层。重布线层包括通孔和导电板。通孔位于介电层中，并穿过介电层以连接到管芯。导电板位于通孔和介电层上，并通过通孔连接到管芯。导电端子通过重布线结构与管芯电连接。通孔是环形的。

技术领域

本发明实施例涉及一种封装结构及其形成方法。

背景技术

随着各种电子元件(例如是晶体管、二极管、电阻、电容等)的集成度持续地增加，半导体工业经历了快速成长。大体而言，集成度的增加是来自于最小特征尺寸(featuresize)不断地缩减，以允许更多的较小元件整合到一给定区域内。较小的电子元件需要面积比以往的封装更小的较小封装。半导体元件的其中一部分较小型的封装包括有四面扁平封装(quad flat packages，QFPs)、引脚阵列(pin grid array，PGA)封装、球阵列(ball gridarray，BGA)封装等等。在封装工艺中，重布线结构的形成扮演着重要的角色。

发明内容

根据本公开的一些实施例，封装结构包括管芯、位于管芯上的介电层、RDL结构和导电端子。RDL结构包括位于介电层之中和之上的重布线层。重布线层包括通孔和导电板。通孔位于介电层中，并穿过介电层以连接到管芯。通孔是环形的。导电板位于通孔和介电层上，并通过通孔连接到管芯。导电端子通过RDL结构与管芯电连接。

根据本公开的一些实施例，封装结构包括管芯、RDL结构和导电端子。RDL结构与管芯电连接。RDL结构包括具有第一通孔和第一导电板的第一重布线层。第一通孔穿过第一介电层以连接到管芯，第一导电板位于第一通孔和第一介电层上。第一通孔是弯曲的导线。导电端子通过RDL结构与管芯电连接。

根据本公开的一些实施例，提供一种形成封装结构的方法，包括以下步骤。提供管芯。在管芯上形成介电层。在介电层之中和之上形成包括重布线层的RDL结构。形成导电端子，导电端子通过RDL结构电连接到管芯。形成RDL结构包括以下步骤。图案化介电层以形成穿过介电层的介层孔。介层孔是环形的。在介电层的介层孔中形成通孔。通孔连接到管芯。在通孔和介电层上形成导电板。导电板通过通孔连接到管芯。

附图说明

结合附图阅读以下详细说明，会最好地理解本发明的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。

图1A至图1D是根据本公开第一实施例的形成封装结构的方法的示意性剖视图。

图2A至图2N是根据本公开第一实施例的形成筏式(raft-type)重布线(redistribution layer,RDL)结构的方法的示意性剖视图。

图3A至图3B分别示出根据本公开第一实施例的筏式RDL结构的立体图。

图4A是根据本公开第一实施例的筏式RDL结构的通孔和导电板的俯视图。图4B是根据本公开第一实施例的筏式RDL结构的导电板的俯视图及对应所述俯视图的线III-III'的剖视图。

图5A至图5C分别示出根据本公开第一实施例的筏式RDL结构的通孔的俯视图。

图6A至图6C是根据本公开第二实施例的形成封装结构的方法的示意性剖视图。

图7A至图7K是根据本公开第二实施例的形成筏式RDL结构的方法的示意性剖视图。

图8A至图8B分别示出根据本公开第二实施例的筏式RDL结构的立体图。

图9A是根据本公开第二实施例的筏式RDL结构的通孔和导电板的俯视图。

图9B是根据本公开第二实施例的筏式RDL结构的通孔的俯视图。