[发明专利]半导体器件

说明书

半导体器件包括合成信号生成电路、列控制电路和控制信号生成电路。合成信号生成电路响应于在读取操作期间顺序生成的第一读取脉冲和第二读取脉冲来生成寄存器合成信号。列控制电路响应于第一读取脉冲和第二读取脉冲而生成用于分别选择核心电路的第一存储体组和第二存储体组的第一存储体选择信号和第二存储体选择信号中的任何一个。控制信号生成电路响应于寄存器合成信号来生成用于控制模式寄存器的输出操作的控制信号。

对相关申请的交叉引用

本申请要求于2018年7月13日提交的韩国申请No.10-2018-0081932的优先权，该申请通过引用整体并入本文。

技术领域

本公开的各个实施例总地涉及对核心电路执行列操作并对模式寄存器电路执行模式寄存器读取操作的半导体器件。

背景技术

通常，诸如动态随机存取存储器(DRAM)装置之类的半导体器件可以包括由通过地址选择的单元阵列组成的多个存储体组。每个存储体组可以被实现为包括多个存储体。半导体器件可以选择多个存储体组中的任何一个，并且可以执行列操作，以用于通过输入/输出(I/O)线输出存储在包括在所选择的存储体组中的单元阵列中的数据。另外，半导体器件可以包括存储操作信息和内部信息的模式寄存器，并且可以执行模式寄存器读取操作以输出存储在模式寄存器中的信息。

发明内容

根据一实施例，一种半导体器件可以包括合成信号生成电路、列控制电路和控制信号生成电路。合成信号生成电路可以响应于在读取操作期间顺序生成的第一读取脉冲和第二读取脉冲来生成寄存器合成信号。列控制电路可以响应于第一读取脉冲和第二读取脉冲而生成用于分别选择核心电路的第一存储体组和第二存储体组的第一存储体选择信号和第二存储体选择信号中的任何一个。控制信号生成电路可以响应于寄存器合成信号来生成用于控制模式寄存器的输出操作的控制信号。

根据一实施例，一种半导体器件可以包括合成信号生成电路、列控制电路和控制信号生成电路。合成信号生成电路可以响应于读取脉冲而生成寄存器合成信号。列控制电路可以响应于写入脉冲或读取脉冲而生成用于分别选择核心电路的第一存储体组和第二存储体组的第一存储体选择信号和第二存储体选择信号中的任何一个。控制信号生成电路可以响应于寄存器合成信号而生成用于控制模式寄存器的输出操作的控制信号。

附图说明

图1是示出根据本公开的实施例的半导体器件的配置的框图。

图2是示出图1的半导体器件中包括的操作脉冲生成电路的配置的框图。

图3是示出图2的操作脉冲生成电路中包括的脉冲生成电路的配置的框图。

图4是示出图1的半导体器件中包括的合成信号生成电路的配置的框图。

图5是示出图4的合成信号生成电路中包括的第一合成电路的配置的电路图。

图6是示出图4的合成信号生成电路中包括的第二合成电路的配置的电路图。

图7是示出图1的半导体器件中包括的列控制电路的配置的框图。

图8是示出图7的列控制电路中包括的存储体选择信号生成电路的配置的框图。

图9示出图8的存储体选择信号生成电路中包括的第一存储器选择信号的配置。

图10是示出图1的半导体器件中包括的核心电路的配置的框图。

图11示出图1的半导体器件中包括的控制信号生成电路的配置。

图12是示出根据本公开的实施例的半导体器件的操作的时序图。

图13是示出采用图1至图12中示出的半导体器件的电子系统的配置的框图。

具体实施方式