[发明专利]设计掩模的方法和使用该掩模制造半导体器件的方法

说明书

在设计掩模的方法中，设计包括有源区、栅极结构、和栅极抽头的第一掩模，所述栅极抽头与所述有源区和所述栅极结构部分地重叠。改变所述第一掩模，使得所述栅极抽头的一部分延伸。对改变的第一掩模执行OPC以设计第二掩模。

相关申请的交叉引用

本申请要求于2017年11月27日在韩国知识产权局(KIPO)提交的韩国专利申请No.10-2017-0159664的优先权，其全部内容通过引用并入本文。

技术领域

示例实施例涉及设计掩模的方法和使用该掩模制造半导体器件的方法。更具体地，示例实施例涉及设计具有栅极抽头(tap)的半导体器件的掩模的方法以及使用该掩模制造半导体器件的方法。

背景技术

为了减少PMOS晶体管中的HEIP现象，可以在栅极的设置在栅极和有源区之间的边界区域处的部分处形成抽头。因此，栅极的宽度可以在抽头的该部分附近变化，然而，随着器件已经小型化，栅极的宽度变化可能不容易实现。

发明内容

示例实施例提供一种改进的设计掩模的方法。

示例实施例提供一种使用改进的设计掩模的方法制造半导体器件的方法。

根据示例实施例，提供一种设计掩模的方法。在该方法中，可以设计包括有源区、栅极结构、和栅极抽头的第一掩模，所述栅极抽头与所述有源区和所述栅极结构部分地重叠。可以改变所述第一掩模，使得所述栅极抽头的一部分延伸。可以对改变的第一掩模执行OPC以设计第二掩模。

根据示例实施例，提供一种设计掩模的方法。在该方法中，可以设计包括有源区、栅极结构、和栅极抽头的掩模，其中每个所述栅极结构在第一方向上延伸，并且所述栅极抽头包括与所述有源区以及所述栅极结构中的一个栅极结构部分地重叠的至少一个栅极抽头。可以改变所述掩模，使得所述至少一个栅极抽头的在所述有源区外部的部分在第一方向上延伸，直到所述至少一个栅极抽头的边缘接触所述栅极结构中的另一栅极结构或所述栅极抽头中的另一栅极抽头。可以对改变的掩模执行OPC。

根据示例实施例，提供一种设计掩模的方法。在该方法中，可以在衬底上形成隔离图案以限定有源区。可以在所述有源区和所述隔离图案上形成在与所述衬底的上表面实质上平行的第一方向上延伸的第一栅极结构，并且可以在所述隔离图案上形成在与所述衬底的所述上表面实质上平行并且与所述第一方向交叉的第二方向上延伸并且与所述第一栅极结构接触的第二栅极结构。所述第一栅极结构的与所述隔离图案上的所述第二栅极结构相邻的第一部分在第二方向上的宽度可以大于所述第一栅极结构的在所述有源区的中部上的第二部分在第二方向上的宽度。

在设计掩模的方法中，当执行用于抵消在使用所设计的掩模形成光致抗蚀剂图案的光处理期间产生的光学邻近效应的OPC时，可以用栅极抽头的具有相对大的宽度的部分代替栅极结构的具有相对小的宽度的部分，以便具有不低于给定标准尺寸的宽度。因此，在MRC期间，不会由于栅极结构的小部分发生错误，并且当使用掩模在衬底上实际形成栅极结构时，可以确保处理余量。

附图说明

图1是示出根据示例实施例的设计掩模的方法的一部分的流程图；

图2至图5是示出根据示例实施例的设计掩模的方法的平面图；

图6是示出当使用图5中设计的第二掩模110形成光致抗蚀剂图案时元件的布局的平面图；

图7至图9是示出根据示例实施例的设计掩模的方法的平面图；

图10是示出当使用图9中设计的第四掩模310形成光致抗蚀剂图案时元件的布局的平面图；

图11至图14是示出根据示例实施例的制造半导体器件的方法的平面图和截面图；和

图15是示出根据示例实施例的半导体器件的平面图。

具体实施方式