[发明专利]一种模拟倒装芯片底部填充工艺过程中边缘效应的方法

说明书

本发明公开了一种模拟倒装芯片底部填充工艺过程中边缘效应的方法，其特征在于，所述方法包括设置材料属性，对倒装芯片的选定区域进行建模，建立数值模拟的几何模型以及边界条件，采用边界条件模拟边缘效应。通过本发明能精确预测流体前沿形状随时间的演变，特别是能够精确模拟边缘效应。且在模拟边缘效应时，不需要延长倒装芯片侧边处无焊点区域的长度，也不需要将倒装芯片外围区域纳入建模，能有效减轻计算负担。

技术领域

本发明涉及一种半导体技术领域，具体涉及一种模拟倒装芯片底部填充工艺过程中边缘效应的方法。

背景技术

倒装芯片技术是一种广泛应用于多芯片模块(MCM)、高频通信、高性能计算、计算机、便携式电子设备等领域的芯片组装技术。在倒装芯片中，裸片有集成电路的一面通过焊点直接与基板连接。这种技术有着高I/O密度、较短的信号路径、高功耗以及高生产效率等优点。

然而，由于裸片(2.5ppm/℃)和基板(18-24ppm/℃)之间的热膨胀系数失配。在经受温度循环时，倒装芯片中热应力较高的焊点可能发生疲劳断裂和电失效。为了解决这个问题，通常将底部填充胶水填充进芯片和基板的间隙中，从而缓和热应力并保护焊点。毛细管力驱动底部填充过程为：底部填充胶水被布置于裸片的某侧。其后，胶水在毛细管力的驱动下逐渐填充满芯片的间隙。最后，填充胶在恒温箱中被固化。

在底部填充过程可能会出现边缘效应。边缘效应是指底部填充流动在裸片的两个侧边处流动得比中央区域快的现象。边缘效应可能会导致空洞形成，从而影响倒装芯片的可靠性。目前模拟边缘效应的方法主要有两种：第一种是延长模型中侧边到最外一排焊点的距离，侧边处的边界条件为无滑移壁面边界条件。第二种是将包围芯片的区域纳入模型中。第一种方法中，无论是延长侧边到最外一排焊点的距离或是施加的无滑移边界条件，均与实际物理条件有区别，该方法模拟的效果也不理想。第二种方法不仅会造成额外的计算负担，还会引起模型收敛困难。

发明内容

本发明的目的在于克服现有技术中存在的缺陷，提供一种动态压力边界条件模拟边缘效应，通过该方法能够精确预测流体前沿形状随时间的演变，特别是能够精确模拟边缘效应。

本发明采用以下技术方案：

一种模拟倒装芯片底部填充工艺过程中边缘效应的方法，其特征在于，所述方法包括设置材料属性，对倒装芯片的选定区域进行建模，建立数值模拟的几何模型以及边界条件，采用边界条件模拟边缘效应，边界条件设置为：如果y大于L，则输出P_atm-△p，如果y小于等于L，则输出P_atm，其中P_atm为标准大气压，L为侧边边界上的流体前沿位置，△p为流体的流动由进口和流体界面处的压差。

优选地，P_atm的值为(10000～11000)Pa，△p的值为(800～900)Pa。

优选地，所述边界条件计算公式为：

其中，p为动态压力，L为侧边边界上的流体前沿位置，l为一常量，△p为流体的流动由进口和流体界面处的压差，Ω为侧边界,h为芯片和基板之间间隙的高度，φ为水平集函数。

优选地，所述△p为

其中，σ为填充胶与空气的表面张力系数，θ为填充胶在固体表面的接触角，h为芯片和基板的之间间隙的高度。

优选地，所述填充胶属性具体包括填充胶的密度设置为(1500～2000)kg/m3，表面张力为(0.02～0.03)N/m，填充胶在固体壁面上的接触角为(20～30)°。