[发明专利]一种阵列基板及其制造方法

说明书

本发明公开了一种阵列基板及其制造方法，涉及液晶显示技术领域，该阵列基板的制造方法通过分段刻蚀使像素区域内的第一接触孔处的第一保护层和第二保护层形成不同的坡度角，同时通过分段刻蚀形成端子区域内的端子接触孔，该分段刻蚀工艺可以有效地减少第一接触孔处像素电极和源漏电极层之间的阻抗，提升阵列基板不同像素区域内该阻抗的均一性，并且有效解决了端子接触孔所需刻蚀量比第一接触孔所需刻蚀量更大所导致的像素电极爬坡状况不佳问题。

技术领域

本发明涉及液晶显示技术领域，尤其涉及一种阵列基板及其制造方法。

背景技术

边缘场开关(Fringe Field Switching，简称FFS)技术，是目前的一种液晶显示器技术，是液晶显示技术领域为实现大尺寸，高清晰桌面显示器和液晶电视应用而开发的一种广视角技术。FFS液晶面板具有响应时间快、光透过率高，宽视角等优点，但是由于FFS液晶面板采用两层氧化铟锡(Indium tin oxide，简称ITO)来制作，它本身的制作流程要比一般的液晶面板要多一到两道光罩(mask，或称为掩膜版)工艺。

为了缩减成本，提升产能，液晶显示行业对减光罩技术进行了开发研究，通过采用背沟道刻蚀(Back Cannel Etching，BCE)技术和半透掩膜光罩(Half Tone Mask，HTM)技术，可以实现6道光罩的阵列基板制造工序，阵列基板的结构如图1所示，其制造方法具体包括以下步骤：

第一步：在衬底基板01上形成第一金属层，对第一金属层进行图案化形成位于像素区域内的栅极02和与栅极02连接的扫描线、以及位于端子区域内的栅极02；

第二步：在第一金属层上覆盖并形成栅极绝缘层03，在栅极绝缘层上03沉积半导体材料，在半导体材料上沉积形成第二金属层；通过半透掩膜光罩同时对半导体材料进行图案化形成有源层04，对第二金属层进行图案化形成源漏电极层05；

第三步：在上述第二步的基础上覆盖并形成第一保护层06，再在第一保护层06上形成有机绝缘层07，对有机绝缘层07进行图案化形成位于像素区域内的第一开口100和位于端子区域内的第二开口200；

第四步：在有机绝缘层07上沉积第一透明导电层，对第一透明导电层进行图案化形成位于像素区域内的公共电极08：

第五步：在上述第四步的基础上沉积第二保护层09；在像素区域内，一次性对第二保护层09和第一保护层06进行图案化形成第一接触孔，第一接触孔位于第一开口100内；同时在端子区域内，一次性对第二保护层09、第一保护层06和栅极绝缘层03进行图案化形成端子接触孔，端子接触孔位于第二开口200内；

第六步：在第二保护层09上沉积第二透明导电层，对第二透明导电层进行图案化形成像素电极010；在像素区域内，像素电极010通过第一接触孔与源漏电极层05电性连接；在端子区域内，像素电极010通过端子接触孔和栅极02电性连接。

在上述第五步中，像素区域内需刻蚀出第一接触孔的第二保护层09和第一保护层06的总膜厚约端子区域内需刻蚀出端子接触孔的第二保护层09、第一保护层09和栅极绝缘层03的总膜厚约因此，相对于端子区域，像素区域相当于存在100％过刻蚀。即当像素区域内的第一接触孔刻蚀完成后，端子区域内的第二接触孔和第三接触孔还需进行栅极绝缘层03的刻蚀，栅极绝缘层03的膜厚约从而导致第一接触孔的侧壁保护层被刻蚀，该侧壁保护层包括第二保护层09和第一保护层06，导致覆盖第一接触孔侧壁的像素电极010爬坡状况不佳，第一接触孔处像素电极010和源漏电极层05之间的阻抗较大，并且显示面板不同像素区域内该阻抗的均一性较差，影响产品品质。

发明内容

为了解决上述问题，本发明提供了一种阵列晶体管的制造方法，能够减少接触孔处像素电极和源漏电极层之间的接触阻抗，并提升阻抗的均一性；本发明还公开了应用该制造方法制造的阵列基板。

本发明提供的技术方案如下：