[发明专利]反相器

说明书

本发明公开了一种反相器，能够耐受高电压，其一实施例包含一控制电压产生电路、一高电压传输电路与一低电压传输电路。该控制电压产生电路依据一输入端的一输入电压产生复数个控制电压包含一第一群控制电压与一第二群控制电压，其中一群包含复数个递减电压，另一群包含复数个相同电压。该高电压传输电路耦接于一高电压端与一输出端之间，用来于该输入电压为一低准位电压时，依据该第一群控制电压而导通，从而该输出端的一输出电压等于该高电压端的一高电压。该低电压传输电路耦接于该输出端与一低电压端之间，用来于该输入电压为一高准位电压时，依据该第二群控制电压而导通，从而该输出电压等于该低电压端的一低电压。

技术领域

本发明是关于反相器，尤其是关于能够避免高电压对反相器的电路造成损害的反相器。

背景技术

图1显示一传统的互补式金氧半导体(CMOS)反相器。图1的反相器100包含一P型金氧半导体(PMOS)晶体管110与一N型金氧半导体(NMOS)晶体管120。PMOS晶体管110耦接于一高电源电压端与一输出端之间；PMOS晶体管110于一输入端的电压V_IN为该高电源电压端的电压V_DD时不导通，并于V_IN为一低电源电压端的电压V_SS时导通，当PMOS晶体管110导通时，该输出端的电压V_OUT等于V_DD。NMOS晶体管120耦接于该输出端与该低电源电压端之间；NMOS晶体管120于V_IN为V_DD时导通，并于V_IN为V_SS时不导通，当NMOS晶体管120导通时，V_OUT等于V_SS。

随着CMOS技术的发展，晶体管的尺寸被缩小以减少晶片面积，从而增加操作速度以及节省功耗。然而，随着晶体管尺寸被缩小，闸极氧化层和晶体管通道也缩小，晶体管的任二电极(闸极、汲极、源极与基极的任二者)的最大可允许跨压(maximum allowablevoltage drop)(亦即额定电压(rated voltage))也随之减少。若一晶体管的任二电极的电压差大于该额定电压，该晶体管可能会受损。由于先进CMOS工艺的额定电压趋向下降(trends down)，传统的CMOS反相器面临高电源电压端的电压V_DD高于额定电压而导致晶体管受损的问题。

发明内容

本发明的一目的在于提供一种反相器，以避免一高电压对该反相器的电路造成损害。

本公开包含一种反相器，其一实施例包含一控制电压产生电路、一高电压传输电路与一低电压传输电路。该控制电压产生电路耦接一输入端，用来依据该输入端的一输入电压产生复数个控制电压，其中该复数个控制电压包含一第一群控制电压与一第二群控制电压，该第一群控制电压与该第二群控制电压的其中一群包含复数个递减电压，该第一群控制电压与该第二群控制电压的另一群包含复数个相同电压。该高电压传输电路耦接于一高电压端与一输出端之间，该高电压传输电路用来于该输入电压为一低准位电压时，依据该第一群控制电压而导通，从而该输出端的一输出电压等于该高电压端的一高电压。该低电压传输电路耦接于该输出端与一低电压端之间，该低电压传输电路用来于该输入电压为一高准位电压时，依据该第二群控制电压而导通，从而该输出端的该输出电压等于该低电压端的一低电压。