[发明专利]时间测量装置及方法

权利要求书

1.一种时间测量装置，其特征在于，包括：时间测量电路、FPGA电路、以及主处理器；

所述时间测量电路分别与所述FPGA电路及至少两个待测设备相连，用于同时获取至少两个所述待测设备的时间信号，并发送至所述FPGA电路，其中，所述时间测量电路包括至少两路时间测量单元，每路所述时间测量单元均与所述FPGA电路相连，且分别与一个所述待测设备相连，以获取相应待测设备的时间信号；

所述FPGA电路与所述主处理器相连，用于分别从至少两个所述待测设备的时间信号中提取相应待测设备的时间信息，并发送至所述主处理器；

所述主处理器，用于根据各所述待测设备的时间信息计算各所述待测设备的时间值，并计算各所述待测设备的时间值相对于基准时间值的偏差时间值。

2.根据权利要求1所述的装置，其特征在于，所述时间信息包括：秒值、秒沿计数值以及TDC数字量化值；所述秒沿计数值由纳秒计数器产生；所述TDC数字量化值记录小于基准频率信号对应的时钟周期的时间长度；

所述装置还包括：晶振电路，与所述FPGA电路相连，用于向所述FPGA电路提供所述基准频率信号；

所述FPGA电路具体包括：待测设备时间信号解码模块以及时间数字转换器TDC数字量化模块，其中：

所述待测设备时间信号解码模块分别与所述晶振电路及所述时间测量电路中的各路时间测量单元相连，用于根据所述基准频率信号对各所述待测设备的时间信号进行解码，得到各所述待测设备的秒值和秒沿计数值；

所述TDC数字量化模块分别与所述晶振电路及所述时间测量电路中的各路时间测量单元相连，用于根据所述基准频率信号计算各所述待测设备的时间信号的TDC数字量化值。

3.根据权利要求2所述的装置，其特征在于，所述基准时间值根据外部基准时间信号获得或根据本地基准时间信号获得；

所述装置还包括：时间源电路，与所述FPGA电路连接，用于向所述FPGA电路提供所述外部基准时间信号；

相应的，所述FPGA电路还包括：

外部基准时间信号解码模块，分别与所述晶振电路及所述时间源电路相连，用于根据所述基准频率信号对所述外部基准时间信号进行解码，得到所述外部基准时间信号的秒值和秒沿计数值；

所述TDC数字量化模块，还与所述时间源电路相连，用于根据所述基准频率信号计算所述外部基准时间信号的TDC数字量化值。

4.根据权利要求1所述的装置，其特征在于，所述主处理器用于：

根据指示信息确定至少两路所述时间测量单元中的对比通道；

计算所述对比通道获取的待测设备的时间值与至少两路所述时间测量单元中除所述对比通道之外的其他时间测量单元获取的待测设备的时间值之间的偏差时间值。

5.根据权利要求2或3所述的装置，其特征在于，所述FPGA电路还包括：

频率信号处理模块，与所述晶振电路相连，用于将所述晶振电路提供的所述基准频率信号转化为设定频率信号；

相应的，待测设备时间信号解码模块，与所述频率信号处理模块相连，用于根据所述设定频率信号对各所述待测设备的时间信号进行解码，得到各所述待测设备的秒值和秒沿计数值；

外部基准时间信号解码模块，与所述频率信号处理模块相连，用于根据所述设定频率信号对所述外部基准时间信号进行解码，得到所述外部基准时间信号的秒值和秒沿计数值；

所述TDC数字量化模块，与所述频率信号处理模块相连，用于根据所述设定频率信号计算各所述待测设备的时间信号的TDC数字量化值以及基准时间信号的TDC数字量化值，其中，所述基准时间信号为外部基准时间信号或本地基准时间信号。