[发明专利]一种通用CAN控制器芯片的板级验证系统

说明书

本发明公开了一种通用CAN控制器芯片的板级验证系统，包括至少2个CAN控制器节点和1个CAN总线分析仪，CAN控制器节点之间通过CAN总线相互通信，其中一个CAN控制器节点为待测试节点，其余CAN控制器节点为基准节点，待测试节点包括加载有待验证CAN控制器芯片verilog代码的FPGA，FPGA内部包括CAN控制器模块，用于实现CAN控制器芯片的功能，待测试节点与任意一个基准节点分别作为通信链路的收端和发端，运行收发匹配的CAN控制器测试验证程序，实现节点配置与节点间通信，CAN总线分析仪通过监测CAN总线上的数据帧，验证CAN控制器芯片verilog代码的正确性。本发明灵活可控，通用性强。

技术领域

本发明涉及一种通用CAN控制器芯片的板级验证系统，特别是应用于复杂的多个不同的CAN节点间通信情况下。属于半导体数字集成电路板级验证领域。

背景技术

在数字集成电路的设计过程中，板级验证是一个重要的环节，在所设计的芯片投片以前，将用硬件描述语言写的代码下载到fpga板，与其他采购的同类型的国内外芯片进行互连通信，以此验证待测芯片功能的正确性。

随着电路的集成度越来越高，功能越来越复杂，对前期验证的要求也越来越高。我们希望找到一种方法，在芯片投片以前，可以尽可能准确的验证芯片在真实的现实环境下的通信状态，保证功能的正确性，提高投片成功率，降低生产成本。

发明内容

本发明的技术解决问题是：克服现有技术的不足，提供了一种通用CAN控制器芯片的板级验证系统，真实地模拟芯片在复杂的实际环境中的工作场景，保证待验证芯片的功能正确性，提高成品率。

本发明的技术解决方案是：一种通用CAN控制器芯片的板级验证系统，该系统包括至少2个CAN控制器节点和1个CAN总线分析仪，CAN控制器节点之间通过CAN总线相互通信，其中一个CAN控制器节点为待测试节点，其余CAN控制器节点为基准节点，待测试节点包括加载有待验证CAN控制器芯片verilog代码的FPGA，FPGA内部包括CAN控制器模块，用于实现CAN控制器芯片的功能，待测试节点与任意一个基准节点分别作为通信链路的收端和发端，运行收发匹配的CAN控制器测试验证程序，实现节点配置与节点间通信，CAN总线分析仪通过监测CAN总线上的数据帧，验证CAN控制器芯片verilog代码的正确性。

所述CAN控制器节点大于等于5。

所述待测试节点还包括单片机模块、ROM模块和电压转换模块；

单片机模块，依次读取ROM模块中存储的CAN控制器测试验证程序指令，并执行相应的动作；当验证程序指令为发送数据指令时，往FPGA中的CAN控制器模块的发送缓冲区中存储待发送数据帧；当验证程序指令为配置验收滤波器指令时，为FPGA中的CAN控制器模块验收滤波器设置ID识别号。

ROM模块，用于存储CAN控制器测试验证程序，当将CAN控制器配置成发送节点指令时，验证程序包括发送数据指令；当将CAN控制器配置成接收节点指令时，验证程序包括配置验收滤波器指令；

电压转换模块，用于单片机模块和FPGA模块之间互联管脚的电平转换。

所述电压转换模块采用74ALVC164245芯片实现。

所述FPGA内部还包括内部节点监控模块；

内部节点监控模块，根据单片机验证程序指令，确定执行相应指令动作的CAN控制器内部模块，采集CAN控制器内部模块控制信号，然后读取CAN控制器该内部模块的端口状态，将该内部数据与预期数据状态进行比对，一致则认为正常，不一致则认为异常，将比对结果发送至上位机。

所述内部节点监控模块通过FPGA内部的SOPC实现。

所述CAN控制器节点均遵循CAN2.0协议。