[发明专利]半导体器件

说明书

一种半导体器件，包括：相位差检测电路，其被配置为通过检测时钟与选通信号的相位差来产生检测信号，所述检测信号与时钟同步地以选通信号的逻辑电平来产生，并且被配置为通过将选通信号延迟来产生写入时钟。该半导体器件还包括控制信号发生电路，其被配置为与写入时钟同步地储存检测信号，并被配置为输出所储存的检测信号作为控制信号。

相关申请的交叉引用

本申请要求于2018年4月17日在韩国知识产权局提交的申请号为10-2018-0044686的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本公开的实施例涉及一种通过调整时钟与选通信号之间的相位差来输入和输出数据的半导体器件。

背景技术

在选通信号(DQS)与时钟(CLK)之间的域交叉裕度(tDQSS)规定了半导体器件的性能。在写入操作中，半导体器件执行写入均衡(leveling)操作来校准在选通信号(DQS)与时钟(CLK)之间的偏斜。

通常，当进入写入均衡操作时，半导体器件将选通信号(DQS)的相位与时钟(CLK)的相位进行比较，并将比较结果反馈给外部控制器。外部控制器基于从半导体器件反馈的比较结果来调整选通信号(DQS)的相位。

发明内容

根据本公开，半导体器件可以包括相位差检测电路，该相位差检测电路被配置为通过检测时钟与选通信号的相位差来产生检测信号，其中该检测信号与时钟同步地以选通信号的逻辑电平来产生，并被配置为通过将选通信号延迟来产生写入时钟。半导体器件还可以包括控制信号发生电路，其被配置为与写入时钟同步地储存检测信号，并且被配置为输出所储存的检测信号作为控制信号。

此外，根据本公开，半导体器件可以包括写入均衡控制电路，其被配置为产生检测信号，并且被配置为输出在选通信号的转换(toggling)时段期间储存的检测信号作为控制信号，其中时钟和选通信号被从外部设备输入到写入均衡控制电路，并且其中检测信号与时钟同步地以选通信号的逻辑电平来产生。半导体器件还可以包括相位差调整电路，其被配置为响应于控制信号而通过调整时钟与写入时钟的相位差来产生内部选通信号，其中从选通信号产生写入时钟。半导体器件还可以包括内部电路，其被配置为与内部选通信号同步地输入和输出数据。

附图说明

图1示出了说明根据实施例的半导体器件的配置的框图。

图2示出了说明在图1中所示的半导体器件中包括的相位差检测电路的配置的框图。

图3示出了说明在图2所示的相位差检测电路中包括的检测信号发生电路的配置的电路图。

图4示出了说明在图1中所示的半导体器件中包括的控制信号发生电路的配置的示例的代表的电路图。

图5和6示出了有助于解释根据实施例的半导体器件的操作的时序图。

图7示出了说明应用在图1至图6中所示的半导体器件的电子系统的配置的示图。

具体实施方式

下面参考附图并根据本公开的各种实施例来描述半导体器件。

一些实施例涉及一种半导体器件，其检测具有不同频率的选通信号与时钟的相位差，在转换时段之后保持在选通信号的转换时段期间产生的检测结果，并根据检测结果来调整时钟与选通信号的相位差。

根据若干实施例，通过检测具有不同频率的选通信号与时钟的相位差、在转换时段之后保持在选通信号的转换时段期间产生的检测结果以及根据检测结果来调整时钟与选通信号的相位差，可以确保写入均衡操作的可靠性。

如图1所示，根据实施例的半导体器件100可以包括写入均衡控制电路1、相位差调整电路2和内部电路3。写入均衡控制电路1可以包括相位差检测电路10和控制信号发生电路20。