[发明专利]一种改善多路突发信号接收性能的伪码设计方法

说明书

本发明公开了一种改善多路突发信号接收性能的伪码设计方法，包括：生成主扩频码，并存储在RAM1中；生成副扩频码，并存储在RAM2中；在每个主扩频码周期结束部分插入若干个码片的副扩频码序列，得到变周期伪码；其中，在每个主扩频码周期结束部分插入的副扩频码长度满足公差为d的等差数列。本发明解决了报文通信接收机接收多个不同用户周期模糊的问题，极大降低报文通信接收机不同入站信号发生3个chip的碰撞概率，提高入站信号成功的概率，同时多用户间码分多址抑制能力得到极大地提高。

技术领域

本发明属于扩频通信技术领域，尤其涉及一种改善多路突发信号接收性能的伪码设计方法。

背景技术

报文通信接收机可以同时接收多路报文通信信号。报文通信接收机接收到报文通信信号，该过程称为信号入站；当报文通信信号入站时，报文通信接收机首先根据同步头伪码完成入站信号的捕获，然后根据帧头巴克码的起始位置完成信号同步，再进行译码与解帧，提取报文通信的内容。所以，根据同步头伪码完成信号捕获是报文通信接收机设计非常重要的环节，同步头伪码的性能直接决定了报文通信接收机的捕获性能，选择性能优异的伪码可以提高入站信号的接收性能。在本说明书中，核心部分为同步头部分的伪码设计。

扩频通信中伪码按周期划分，包括周期性伪码与非周期伪码。周期伪码包括m序列，gold码等。非周期伪码包括GPS采用的P码，伪码的周期较长。扩频码序列的特性直接影响扩频通信系统的性能。在信号体制设计时，根据项目需求，从安全性、可实现性、抗干扰能力与多址能力等方面选择合适的伪码形式。

伪码的周期直接影响信号的捕获时间，伪码周期越长，抗干扰能力越强，安全性越高，捕获时间越久。报文通信接收机接收的信号较弱且捕获的同步头长度较短，同步头伪码周期尽可能的缩短，以满足多路突发信号的快速捕获。同时，多路报文信号同步头伪码的互相关要小，降低捕获虚惊概率。当前报文通信信号的同步头伪码采用恒周期设计方式，即同步头伪码序列具有周期性，同步头伪码只有主扩频码组成，伪码序列为m序列，伪码周期长度为1023。报文通信接收机根据时分原理完成同步头的捕获。

然而，通过上述方法进行信号同步存在如下问题：由于同步头伪码的周期性，不同用户的报文通信信号到达报文通信接收机时需要满足同步头伪码大于3个chip，才能被捕获接收。如果不同用户入站信号发生3个chip碰撞，当前报文通信入站的策略为舍弃小功率用户。同时，不同用户间大小信号功率需小于12dB可以被报文通信接收机接收，大于该范围，不同用户间多址干扰严重，严重影响报文通信接收机的接收性能。

对相关文献和专利进行检索，《一种改善若信号捕获性能的伪码设计》文献提出了各个用户采用长度不相同的伪码，并且各个用户的长度满足互质的要求。这种非等长伪码作为伪码设计的思路，实现了伪码码长和互相关性能的折中设计，从而提高了断码码长在弱信号环境下的捕获灵敏度。在工程应用中，每个用户单独使用一套伪码，需要针对每个用户进行捕获，不能采用一次捕获运算完成多个用户的捕获计算，需要较多的资源和较长的计算时间，对于多用户突发系统并不适用。在专利库中进行搜索，关于伪码的生成多集中于长码的设计，目前没有本专利涉及的变周期伪码的设计。

发明内容

本发明的技术解决问题：克服现有技术的不足，提供一种改善多路突发信号接收性能的伪码设计方法，解决了报文通信接收机接收多个不同用户周期模糊的问题，同时极大地提高了多用户间码分多址抑制能力。

为了解决上述技术问题，本发明公开了一种改善多路突发信号接收性能的伪码设计方法，包括：

生成主扩频码，并存储在RAM1中；

生成副扩频码，并存储在RAM2中；

在每个主扩频码周期结束部分插入若干个码片的副扩频码序列，得到变周期伪码；其中，在每个主扩频码周期结束部分插入的副扩频码序列的长度满足公差为d的等差数列。