[发明专利]三维存储器及其制造方法

说明书

本发明涉及一种三维存储器及其制造方法。该方法包括以下步骤：提供半导体结构，其具有核心区和分别位于核心区相对两侧的第一阶梯区和第二阶梯区，且包括衬底和位于衬底上的堆叠层，第一阶梯区具有分离的第一和第二分区阶梯结构区，第二阶梯区具有分离的第三和第四分区阶梯结构区；处理堆叠层而在第一分区阶梯结构区形成第一阶梯结构，且在第二至第四分区阶梯结构区分别形成第二至第四初始阶梯结构，其中第一至第四初始阶梯结构位于堆叠层在深度方向上的第一部分；处理第二至第四初始阶梯结构而分别形成第二至第四阶梯结构，第二至第四阶梯结构任意地位于堆叠层在深度方向上的第二至第四部分，第一至第四部分在堆叠层的深度方向从上到下依次排列。

技术领域

本发明主要涉及半导体制造方法，尤其涉及一种三维存储器及其制造方法。

背景技术

为了克服二维存储器件的限制，业界已经研发了具有三维(3D)结构的存储器件，通过将存储器单元三维地布置在衬底之上来提高集成密度。

在例如3D NAND闪存的三维存储器中，存储阵列可包括核心(core)区和阶梯区。阶梯区用来供存储阵列各层中的控制栅引出接触部。这些控制栅作为存储阵列的字线，执行编程、擦写、读取等操作。

三维存储器的核心区两侧都会有阶梯区，而接触部(Contact)一般只从一侧阶梯区引出，另一侧阶梯区为不起作用的虚拟(dummy)区。这种做法存在一些缺点。首先，虚拟区的存在降低了50％的阶梯利用率；其次，修整三维存储器的下部分台阶时，对光阻层厚度的要求非常高。实际工艺中，最后一次的修整工艺经常出现光阻层厚度不够的情况。

发明内容

本发明提供一种三维存储器及其制造方法，可以提高阶梯区的阶梯利用率。

本发明为解决上述技术问题而采用的技术方案是提供一种三维存储器件的制造方法，包括以下步骤：提供半导体结构，所述半导体结构具有核心区和分别位于所述核心区相对两侧的第一阶梯区和第二阶梯区，且所述半导体结构包括衬底和位于所述衬底上的堆叠层，其中所述第一阶梯区具有分离的第一分区阶梯结构区和第二分区阶梯结构区，所述第二阶梯区具有分离的第三分区阶梯结构区和第四分区阶梯结构区；处理所述堆叠层而在所述第一分区阶梯结构区形成第一阶梯结构，且在所述第二至第四分区阶梯结构区分别形成第二至第四初始阶梯结构，其中所述第一阶梯结构、所述第二至第四初始阶梯结构位于所述堆叠层在深度方向上的第一部分；处理所述第二至第四初始阶梯结构而分别形成第二至第四阶梯结构，所述第二至第四阶梯结构任意地位于所述堆叠层在深度方向上的第二部分至第四部分，所述第一部分至所述第四部分在所述堆叠层的深度方向从上到下依次排列。

在本发明的一实施例中，处理所述第二至第四初始阶梯结构而分别形成第二至第四阶梯结构的步骤包括：在所述第一分区阶梯结构区、所述第三分区阶梯结构区以及所述核心区上覆盖第一掩模层；处理所述第二和第四分区阶梯结构区的堆叠层而使所述第二和第四初始阶梯的深度下降，分别形成第二阶梯结构和第四中间阶梯结构，所述第二阶梯结构和第四中间阶梯结构位于所述堆叠层的所述第二部分；在所述第一分区阶梯结构区、第二分区阶梯结构区和所述核心区上覆盖第二掩模层；以及处理所述第三和第四分区阶梯结构区的堆叠层而使所述第三初始阶梯结构和第四中间阶梯结构的深度下降，分别形成第三和第四阶梯结构，所述第三阶梯结构位于所述堆叠层在深度方向上的所述第三部分，所述第四阶梯结构位于所述堆叠层的所述第四部分。