[发明专利]一种三维存储器及其制备方法有效
申请号: | 201811468638.2 | 申请日: | 2018-12-03 |
公开(公告)号: | CN109742080B | 公开(公告)日: | 2021-02-26 |
发明(设计)人: | 王启光 | 申请(专利权)人: | 长江存储科技有限责任公司 |
主分类号: | H01L27/1157 | 分类号: | H01L27/1157;H01L27/11582 |
代理公司: | 北京派特恩知识产权代理有限公司 11270 | 代理人: | 高洁;张颖玲 |
地址: | 430074 湖北省武汉市洪山区东*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 三维 存储器 及其 制备 方法 | ||
1.一种三维存储器,其特征在于,包括:
衬底;
位于所述衬底上的栅极叠层结构;
穿过所述栅极叠层结构的沟道通孔;
位于所述衬底的上表面并位于所述沟道通孔下方的凹槽;
半导体插塞,位于所述凹槽内并延伸至所述沟道通孔的底部,所述半导体插塞的材料的晶格常数大于所述衬底的材料的晶格常数;
位于所述沟道通孔并位于所述半导体插塞上的沟道结构。
2.根据权利要求1所述的三维存储器,其特征在于,所述衬底包括第一半导体材料;所述半导体插塞包括所述第一半导体材料以及第二半导体材料;所述第二半导体材料的原子半径大于所述第一半导体材料的原子半径。
3.根据权利要求2所述的三维存储器,其特征在于,所述第一半导体材料为硅,所述第二半导体材料为锗。
4.根据权利要求1所述的三维存储器,其特征在于,所述衬底包括高压P型阱区,所述半导体插塞与所述高压P型阱区相接触。
5.根据权利要求1所述的三维存储器,其特征在于,所述凹槽的侧壁具有沿所述沟道通孔径向向外凸出的尖角。
6.根据权利要求5所述的三维存储器,其特征在于,所述衬底为单晶硅衬底,所述凹槽为sigma型。
7.根据权利要求1所述的三维存储器,其特征在于,所述半导体插塞为外延层。
8.根据权利要求7所述的三维存储器,其特征在于,所述外延层包括:覆盖于所述凹槽表面的外延种子层、覆盖于所述外延种子层的外延应力层以及覆盖于所述外延应力层的外延覆盖层,所述外延应力层至少位于所述凹槽内,所述外延覆盖层至少位于所述沟道通孔内。
9.根据权利要求8所述的三维存储器,其特征在于,所述外延层的材料为锗硅,所述外延种子层以及所述外延覆盖层中的锗含量均小于所述外延应力层中的锗含量。
10.根据权利要求9所述的三维存储器,其特征在于,所述外延应力层中的锗含量为10%-50%。
11.根据权利要求10所述的三维存储器,其特征在于,所述外延种子层中的锗含量为0.1%-10%;所述外延覆盖层中的锗含量小于5%。
12.一种三维存储器的制备方法,其特征在于,所述方法包括以下步骤:
提供衬底;
在所述衬底上形成叠层结构;
形成穿过所述叠层结构的沟道通孔;
在所述衬底的上表面形成位于所述沟道通孔下方的凹槽;
在所述凹槽内形成延伸至所述沟道通孔的底部的半导体插塞,所述半导体插塞的材料的晶格常数大于所述衬底的材料的晶格常数;
在所述沟道通孔内并在所述半导体插塞上形成沟道结构。
13.根据权利要求12所述的方法,其特征在于,所述衬底包括第一半导体材料;所述半导体插塞包括所述第一半导体材料以及第二半导体材料;所述第二半导体材料的原子半径大于所述第一半导体材料的原子半径。
14.根据权利要求13所述的方法,其特征在于,所述第一半导体材料为硅,所述第二半导体材料为锗。
15.根据权利要求12所述的方法,其特征在于,所述凹槽采用湿法刻蚀工艺形成。
16.根据权利要求15所述的方法,其特征在于,所述湿法刻蚀工艺中采用的刻蚀液包括四甲基氢氧化铵溶液。
17.根据权利要求16所述的方法,其特征在于,所述刻蚀液中还包括稀释的氢氟酸。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811468638.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种具有多值存储能力的各向异性浮栅存储器
- 下一篇:存储器及其形成方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的