[发明专利]一种三维存储器及其制备方法

说明书

本发明公开了一种三维存储器及其制备方法；其中，所述三维存储器包括：衬底；位于所述衬底上的栅极叠层结构；穿过所述栅极叠层结构的沟道通孔；位于所述衬底的上表面并位于所述沟道通孔下方的凹槽；半导体插塞，位于所述凹槽内并延伸至所述沟道通孔的底部，所述半导体插塞的材料的晶格常数大于所述衬底的材料的晶格常数；位于所述沟道通孔并位于所述半导体插塞上的沟道结构。

技术领域

本发明涉及存储器件技术领域，尤其涉及一种三维存储器及其制备方法。

背景技术

存储器(Memory)是现代信息技术中用于保存信息的记忆设备。为了获得更高的集成度以及数据存储密度，存储器的关键尺寸需要不断减小，对应的工艺成本及技术要求不断提高；在这种情况下，普通的平面存储器逐渐不能满足实际批量生产的需要，三维(3D)存储器应运而生。

随着三维存储器叠层不断增加，器件中载流子通路的阻值逐渐升高。选择性外延层(SEG)作为三维存储器中下选择管的沟道层，同时作为存储区沟道层与高压P型阱区(HVPW)的连接层，其阻值对三维存储器的性能有着重要影响。不仅如此，下选择管的阈值电压(Vt)一方面受到SEG所在区域的竖直场的影响，另一方面还要受到HVPW中水平场的影响；水平场中载流子的导通能力也是影响存储器件工作的重要因素。此外，在三维存储器中，各个沟道通孔距离阵列共源极(ACS)的远近不同，因而导致各沟道通孔的下选择管的阈值电压之间存在差异，增大了Vt分布，不利于多态存储的需要。

因此，如何进一步降低SEG阻值，提高水平场中载流子的导通能力，对下一代三维存储器件开发具有重要意义。

发明内容

有鉴于此，本发明的主要目的在于提供一种三维存储器及其制备方法。

为达到上述目的，本发明的技术方案是这样实现的：

本发明实施例提供了一种三维存储器，包括：

衬底；

位于所述衬底上的栅极叠层结构；

穿过所述栅极叠层结构的沟道通孔；

位于所述衬底的上表面并位于所述沟道通孔下方的凹槽；

半导体插塞，位于所述凹槽内并延伸至所述沟道通孔的底部，所述半导体插塞的材料的晶格常数大于所述衬底的材料的晶格常数；

位于所述沟道通孔并位于所述半导体插塞上的沟道结构。

上述方案中，所述衬底包括第一半导体材料；所述半导体插塞包括所述第一半导体材料以及第二半导体材料；所述第二半导体材料的原子半径大于所述第一半导体材料的原子半径。

上述方案中，所述第一半导体材料为硅，所述第二半导体材料为锗。

上述方案中，所述衬底包括高压P型阱区，所述半导体插塞与所述高压P型阱区相接触。

上述方案中，所述凹槽的侧壁具有沿所述沟道通孔径向向外凸出的尖角。

上述方案中，所述衬底为单晶硅衬底，所述凹槽为sigma型。

上述方案中，所述半导体插塞为外延层。

上述方案中，所述外延层包括：覆盖于所述凹槽表面的外延种子层、覆盖于所述外延种子层的外延应力层以及覆盖于所述外延压力层的外延覆盖层，所述外延应力层至少位于所述凹槽内，所述外延覆盖层至少位于所述沟道通孔内。

上述方案中，所述外延层的材料为锗硅，所述外延种子层以及所述外延覆盖层中的锗含量均小于所述外延应力层中的锗含量。

上述方案中，所述外延应力层中的锗含量为10％-50％。