[发明专利]一种具有载流子存储层的平面栅IGBT器件

说明书

本发明涉及功率半导体领域，提供一种具有载流子存储层的平面栅IGBT器件，用以解决现有的具有载流子存储层的槽栅IGBT栅驱电荷过大、短路安全工作区较小以及CSL层浓度受限的问题。本发明将传统用于制作槽栅IGBT沟道的深槽与槽底部的P型埋层结合构成电场屏蔽结构，实现对载流子存储层电位的钳位，使得本发明IGBT的载流子存储层的浓度能够比传统IGBT高很多，能够具有更高的阴极注入效率，获得更优的导通压降和关断损耗的折中关系。同时，由于采用平面栅和电场屏蔽结构，本发明IGBT具有更低的栅驱动功耗和更低的饱和电流密度，从而提高了IGBT的安全工作区。

技术领域

本发明涉及功率半导体领域，具体提供一种具有低导通压降，低驱动功耗和高短路安全工作区的快速关断特性的IGBT器件。

背景技术

IGBT折中了BJT的低导通压降和MOSFET快速开关的特点，因而被广泛应用于电力电子系统。根据IGBT栅的结构，可以将IGBT分为槽栅和平面栅两类；平面栅具有较低的栅驱动损耗，并且饱和电流密度较低，短路安全工作区较大，但是由于存在JEFT区，其导通压降较大；槽栅则消除了JEFT区，从而其导通压降较小，但是由于沟道密度较大，其栅驱动损耗较大，饱和电流密度较高，从而短路安全工作区较小。

同时，由于IGBT导通时阳极注入大量非平衡载流子来形成电导调制效应以降低导通压降；其关断时，漂移区的少数载流子需要一段时间才能消失，从而使得IGBT关断速度较慢。为了进一步优化IGBT导通压降和关断速度的折中关系，具有载流子存储层(CarrierStored：CSL)的IGBT被提出，如图4所示，该IGBT采用载流子存储层来提高IGBT阴极的注入效率，从而可以降低阳极的注入效率来获得相同的导通压降；这样，IGBT在关断时，由于阳极注入较低，关断时间被大大降低。对于如图4所示的具有载流子存储层的IGBT，随着CSL的浓度的提高，器件将获得更优的性能；但是，当CSL浓度超过一定值时，IGBT的耐压就会急剧下降，同时，如图4所示的槽栅结构沟道密度很大，这将增大IGBT的栅驱动电荷，并且导致IGBT饱和电流密度很高，使得IGBT的短路安全工作区极大地降低。为了提高CS L的浓度，具有浮空P埋层的槽栅IGBT被提出，如图5所示，该结构可以使得CSL的浓度进一步提高，有助于优化器件性能；但是该器件的栅驱动电荷和短路安全工作区并没有得到改善，并且CSL的浓度仍然不能过高，不然IGBT的击穿电压将急剧降低。进一步，一种具有自偏置PMOS钳位CSL层的结构被提出，如文献《Li P,Lyu X,Cheng J,et al.“A low on-state voltage andsaturation current TIGBT with self-biased pMOS,”IEEE Electron Devi ceLetters,2016,37(11):1470-1472》，该结构很好地解决的CSL层浓度不能过高的问题，但是由于仍然采用深槽作为IGBT的栅，所以IGBT的栅电荷密度仍然较高，弥勒电容较大。

发明内容

本发明的目的在于针对现有的具有载流子存储层的槽栅IGBT栅驱动电荷过大、短路安全工作区较小以及CSL浓度受限的问题，提出一种新型具有载流子存储层的平面栅IGBT。

为实现该目的，本发明采用的技术方案为：

一种具有载流子存储层的IGBT器件，包括：

耐压区1；

设置于耐压区1上的N型载流子存储层3与N型半导体层17；

设置于N型载流子存储层3上的N型JFET区2及与之相邻的P型基区6，且所述P型基区6同时位于N型半导体层17上；

设置在基区6内的N型阴极源区4及与之相邻的P型体接触区5；