[发明专利]检测集成电路的衬底经由其背面的可能减薄的方法、以及相关联的器件

权利要求书

1.一种用于检测集成电路的半导体衬底经由其背面的可能减薄的方法，所述集成电路被制造在掩埋半导体层之上并且包括被配置为接收供应电压的供应端子和被配置为接收参考电压的参考端子，其中所述集成电路包括由第一MOS晶体管和第二MOS晶体管形成的具有输入端子和输出端子的非反相缓冲器，所述第一MOS晶体管和所述第二MOS晶体管是互补的并且串联耦合在所述供应端子与所述参考端子之间，其中所述掩埋半导体层包括所述供应端子，所述方法包括：

将处于第一状态的输入信号施加到所述非反相缓冲器的所述输入端子；

在处于所述第一状态的所述输入信号存在并且所述衬底的减薄不存在的情况下，将所述非反相缓冲器变换到第一配置，在所述第一配置中，所述第一MOS晶体管被配置为在所述输出端子处递送处于所述第一状态的信号，并且在所述第一配置中，所述第二MOS晶体管被关断；以及

如果由所述输出端子递送的所述信号处于与所述第一状态不同的状态，则生成指示所述衬底的减薄已经发生的第一控制信号。

2.根据权利要求1所述的方法，进一步包括：

将处于第二状态的所述输入信号施加到所述非反相缓冲器的所述输入端子；

在处于所述第二状态的所述输入信号存在并且所述衬底的减薄不存在的情况下，将所述非反相缓冲器变换到第二配置，在所述第二配置中，所述第一MOS晶体管被配置为在所述输出端子上递送处于所述第二状态的信号；以及

如果由所述输出端子递送的所述信号处于所述第一状态，则生成指示所述衬底的减薄已经发生的第二控制信号。

3.一种集成电路，包括：

半导体衬底，所述半导体衬底被制造在掩埋半导体层之上，并且包括被配置为接收供应电压的供应端子和被配置为接收参考电压的参考端子；

所述半导体衬底支撑至少一个器件，所述至少一个器件被配置为检测所述半导体衬底经由其背面的可能减薄，所述至少一个器件包括：

非反相缓冲器，所述非反相缓冲器包括第一MOS晶体管和第二MOS晶体管，所述第一MOS晶体管和所述第二MOS晶体管是互补的并且串联耦合在所述供应端子与所述参考端子之间；输入端子和输出端子，所述输出端子是所述第一MOS晶体管和所述第二MOS晶体管两者共同的电极；包括所述供应端子的所述掩埋半导体层；

控制电路，所述控制电路被配置为生成处于第一状态的输入信号；

其中在处于所述第一状态的所述输入信号存在并且所述衬底的减薄不存在的情况下，所述非反相缓冲器以第一配置操作，在所述第一配置中，所述第一MOS晶体管被配置为在所述输出端子上递送具有所述第一状态的信号，并且在所述第一配置中，所述第二MOS晶体管被关断；并且

其中所述控制电路被配置为如果所述输出端子上的所述信号处于与所述第一状态不同的状态，则生成指示所述衬底的减薄已经发生的控制信号。

4.根据权利要求3所述的集成电路：

其中所述控制电路进一步被配置为生成处于第二状态的所述输入信号；并且

其中在处于所述第二状态的所述输入信号存在并且所述衬底的减薄不存在的情况下，所述非反相缓冲器以第二配置操作，在所述第二配置中，所述第一MOS晶体管被配置为在所述输出端子处递送具有所述第二状态的信号；并且

其中如果由所述输出端子递送的所述信号处于所述第一状态，则所述控制电路进一步生成指示所述衬底的减薄已经发生的第二控制信号。

5.根据权利要求4所述的集成电路，其中所述第一MOS晶体管是竖直晶体管，所述竖直晶体管包括：

电极半导体第一区域，所述电极半导体第一区域位于所述半导体衬底的正面并且耦合到所述输出端子；

绝缘竖直栅极区域，所述绝缘竖直栅极区域在所述电极半导体第一区域与所述掩埋半导体层之间延伸，所述掩埋半导体层包括电极半导体第二区域；并且

其中所述第二MOS晶体管耦合在所述输出端子与所述参考端子之间；

所述控制电路被配置为：在所述第二配置中，关断所述第一MOS晶体管，并且经由所述第二MOS晶体管将所述输出端子耦合到所述参考端子，以及在所述第一配置中，经由所述第一MOS晶体管将所述输出端子耦合到所述供应端子，并且关断所述第二MOS晶体管。