[发明专利]集成电路含可变电阻式存储器单元及电阻单元及形成方法

权利要求书

1.一种包含可变电阻式存储器单元以及电阻单元的集成电路，其特征在于，该集成电路包含有：

基底，具有可变电阻式存储器区以及电阻区；

第一介电层以及第二介电层，依序设置于该基底上；

图案化堆叠结构，夹置于该第一介电层以及该第二介电层之间，其中该图案化堆叠结构由下至上包含底导电层、绝缘层以及顶导电层；

第一金属插塞以及第二金属插塞，设置于该第二介电层中并分别接触该可变电阻式存储器区的该顶导电层以及该底导电层，因而使在该可变电阻式存储器区中的该图案化堆叠结构构成该可变电阻式存储器单元；

第三金属插塞以及第四金属插塞，设置于该第二介电层中并接触该电阻区的该底导电层或该顶导电层，因而使在该电阻区中的该图案化堆叠结构构成该电阻单元；以及

间隙壁，设置于该图案化堆叠结构的侧壁，其中该些间隙壁紧邻该绝缘层以及该顶导电层，且该些间隙壁在该可变电阻式存储器区中位于该底导电层上。

2.如权利要求1所述的集成电路，其中该第一介电层包含一层间介电层，以及晶体管设置于该第一介电层中。

3.如权利要求2所述的集成电路，其中该些晶体管包含牺牲晶体管，且该基底包含绝缘结构设置于该些牺牲晶体管正下方。

4.如权利要求2所述的集成电路，其中该基底包含逻辑区，且部分该些晶体管在该逻辑区中，以及位于该第二介电层中的金属插塞直接接触该逻辑区中的该些晶体管。

5.如权利要求2所述的集成电路，其中该些晶体管包含具有高介电常数介电层的晶体管。

6.如权利要求1所述的集成电路，还包含：

介电层，设置于该图案化堆叠结构以及该第一介电层之间，以将该图案化堆叠结构以及该第一介电层绝缘。

7.如权利要求1所述的集成电路，还包含：

第三介电层，设置于该第二介电层上，且该第三介电层包含金属内连线结构。

8.如权利要求1所述的集成电路，其中该绝缘层包含至少一过渡金属氧化层。

9.如权利要求8所述的集成电路，其中该绝缘层包含堆叠的绝缘层。

10.如权利要求9所述的集成电路，其中该堆叠的绝缘层包含由下而上堆叠的氧化钽层、五氧化二钽层及铱层。

11.如权利要求1所述的集成电路，其中该底导电层从该顶导电层突出，以连接该第二金属插塞。

12.如权利要求1所述的集成电路，其中该可变电阻式存储器单元以及该电阻单元设置于同一水平高度。

13.如权利要求12所述的集成电路，其中该可变电阻式存储器区以及该电阻区的该顶导电层、该可变电阻式存储器区以及该电阻区的该绝缘层以及该可变电阻式存储器区以及该电阻区的该底导电层分别设置于同一水平高度。

14.如权利要求1所述的集成电路，其中该底导电层以及该顶导电层包含氮化钛或氮化钽。

15.如权利要求1所述的集成电路，还包含：

盖层，覆盖该图案化堆叠结构。