[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：形成基底，包括衬底、凸出于衬底上分立的鳍部以及横跨鳍部的栅极结构，栅极结构覆盖鳍部的部分顶部和部分侧壁；在栅极结构露出的鳍部侧面形成侧壁层；去除部分厚度鳍部，形成侧壁层和剩余鳍部围成的开口；沿垂直于开口侧壁的方向，对侧壁层进行减薄处理，形成顶部凹槽；去除顶部凹槽露出的部分厚度鳍部，形成底部凹槽，底部凹槽顶部与顶部凹槽底部相连通且顶部凹槽的开口尺寸大于底部凹槽的开口尺寸；在底部凹槽和顶部凹槽内形成源漏掺杂层。本发明实施例增大了源漏掺杂层的表面积，从而增大了后续与源漏掺杂层电连接的接触孔插塞和源漏掺杂层的接触面积，降低了接触孔插塞和源漏掺杂层的接触电阻。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体工艺技术的逐步发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。为了适应工艺节点的减小，MOSFET场效应管的沟道长度也相应不断缩短。然而随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(short-channel effects，SCE)更容易发生。

因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的器件过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，优化半导体结构的电学性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：形成基底，所述基底包括衬底、凸出于所述衬底上分立的鳍部以及横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的部分顶部和部分侧壁；在所述栅极结构露出的鳍部侧面形成侧壁层；去除部分厚度的所述鳍部，形成侧壁层和剩余所述鳍部围成的开口；沿垂直于所述开口侧壁的方向，对所述侧壁层进行减薄处理，形成顶部凹槽；去除顶部凹槽露出的部分厚度鳍部，形成底部凹槽，所述底部凹槽的顶部与所述顶部凹槽的底部相连通且所述顶部凹槽的开口尺寸大于所述底部凹槽的开口尺寸；在所述底部凹槽和顶部凹槽内形成源漏掺杂层。

相应的，本发明实施例还提供一种半导体结构，包括：衬底；鳍部，凸出于所述衬底表面；横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的部分顶部和部分侧壁；源漏掺杂层，位于所述栅极结构两侧的鳍部内，所述源漏掺杂层包括底部源漏掺杂层和所述底部源漏掺杂层上的顶部源漏掺杂层，且所述顶部源漏掺杂层的宽度大于所述底部源漏掺杂层的宽度；侧壁层，覆盖所述源漏掺杂层的侧壁，所述侧壁层包括与所述底部源漏掺杂层接触的底部侧壁层、以及与所述顶部源漏掺杂层接触的顶部侧壁层，沿垂直于所述源漏掺杂层侧壁的方向，所述底部侧壁层的厚度大于所述顶部侧壁层的厚度，所述底部侧壁层和顶部侧壁层的外侧壁相齐平。

与现有技术相比，本发明实施例的技术方案具有以下优点：

本发明实施例沿垂直于所述开口侧壁的方向，对所述侧壁层进行减薄处理，形成顶部凹槽，后续制程还包括：去除顶部凹槽露出的部分厚度鳍部，形成与所述顶部凹槽相连通的底部凹槽，与未对所述侧壁层进行减薄处理的方案相比，所述顶部凹槽和底部凹槽构成的凹槽表面积较大，相应地，后续在所述顶部凹槽和顶部凹槽内形成源漏掺杂层后，所述源漏掺杂层的表面积也较大，在形成覆盖所述源漏掺杂层顶部和侧壁的接触孔插塞时，所述接触孔插塞和源漏掺杂层的接触面积相应也较大，从而有利于降低所述接触孔插塞和源漏掺杂层的接触电阻，进而提升半导体结构的电学性能。

附图说明

图1至图7是一种半导体结构的形成方法中各步骤对应的结构示意图；