[发明专利]半导体存储器件

说明书

为了提供地址访问时间较快的半导体存储器件。半导体存储器件包括多个存储单元和耦合至存储单元的字线。字线在第一方向上延伸。每个存储单元均包括在与第一方向相交的第二方向上延伸的栅电极。

相关申请的交叉参考

2017年12月21日提交的日本专利申请第2017-245114号以及2018年6月14日提交的日本专利申请第2018-113366号的包括说明书、附图和摘要的公开通过引证引入本文。

技术领域

本发明涉及一种半导体存储器件，并且具体适用于配备有静态型存储单元的半导体存储器件以及配备有该半导体存储器件的半导体器件。

背景技术

众所周知，半导体器件配备有易失性半导体存储器件，如静态随机存取存储器(SRAM)。已经提出了细长存储单元的布局，作为由小型化半导体工艺所生成的SRAM的存储单元(参见美国未审查专利申请公开第2002/0117722号)。这种细长存储单元具有横向较长的布局，其中栅极布线沿水平方向布置且扩散层沿垂直方向布置。字线沿与栅极布线相同的方向延伸，并且位线沿与扩散层相同的方向延伸。

此外，作为SRAM，已经提出了在相邻存储单元之间共享位线的配置(参见日本未审查专利申请公开特开平第(1993)-290577号)。

[相关领域文件]

[专利文献]

[专利文献1]美国未审查专利申请公布第2002/0117722号说明书

[专利文献2]日本未审查专利申请公开特开平5(1993)-290577号

发明内容

本发明的发明人已经发现，采用在美国未审查专利申请公开第2005/014696号中所描述的这种细长存储单元的布局的SRAM具有以下情况。

即，在细长存储单元的布局中，存储阵列的矩形形状变成沿每条字线的布置方向非常长的布局。由于字线的布线长度变长，其中耦合至一条字线的存储单元的数量较多(多位宽度)，所以增加了字线的寄生电阻和电容增加。由于字线到选择电平的上升被延迟，所以存在SRAM的地址访问时间变慢的情况。

本公开的目的在于提供一种地址访问时间较快的半导体存储器件。

本发明的其他目的和新颖特征将从说明书和附图的描述中变得明显。

本公开的典型总结将简要描述如下：

一种半导体存储器件具有多个存储单元以及耦合至存储单元的字线。字线在第一方向上延伸。每个存储单元均包括在与第一方向相交的第二方向上延伸的栅电极。

根据该半导体存储器件，可以提供地址访问时间较快的半导体存储器件。

附图说明

图1是描述根据一个实施例的半导体存储器件的存储阵列的示图；

图2是典型地示出图1的存储单元的布局布置的示图；

图3是描述根据比较示例的半导体存储器件的存储阵列的示图；

图4是描述根据示例性实施例1的半导体存储器件的配置示例的示图；

图5是示出两个存储单元的电路示例的示图；

图6是描述图5所示两个存储单元的布局布置的配置示例的示图；

图7是示出由第一层金属布线形成的存储单元的布局布置的示图；

图8是示出由第二层金属布线形成的存储单元的布局布置的示图；

图9是示出由第三层金属布线形成的存储单元的布局布置的示图；