[发明专利]数字超声倍频整序方法

权利要求书

1.一种数字超声倍频整序方法，其特征在于，将用于整序处理的FPGA的工作频率设置为多倍于采样频率，在每个采样周期中通过选通网络依次选择采样信号的不同比特位，由矩阵选择网络进行分批整序处理并最终合并成整序后数字信号，从而使得在一个完整采样周期整序相同数量的同时缩小矩阵选择网络的规模；

所述的矩阵选择网络的规模为，其中：A为采样信号的比特数，k为FPGA工作的倍频数，k≥3，m为阵元通道个数，即将现有的矩阵选择网络从A·m²的规模缩小k倍。

2.根据权利要求1所述的方法，其特征是，所述的FPGA的工作频率为采样频率的三倍以上。

3.根据权利要求1或2所述的方法，其特征是，所述的FPGA的工作频率为采样频率的三倍。

4.根据权利要求1所述的方法，其特征是，所述的矩阵选择网络在不同的工作周期下的选通顺序表能够复用，该选通顺序表预存于存储器中。

5.根据权利要求1所述的方法，其特征是，所述的选择采样信号的不同比特位是指：选通网络每次选择的比特位数为采样数据的比特位除以工作频率的倍频数。

6.根据权利要求5所述的方法，其特征是，所述的选择采样信号的不同比特位是指：当回波信号为12bit且FPGA工作于采样频率的三倍频时，每次选择4bit数据进行整序。

7.一种实现上述任一权利要求所述方法的装置，其特征在于，包括：输入选通网络、矩阵选择网络和输出选通网络，其中：输入选通网络的输入端与阵元相连并接收回波数字信号，输入选通网络的输出端输出分段数字信号至矩阵选择网络，矩阵选择网络将整序后数字信号输出至输出选通网络，输出选通网络将整序后数字信号合并为完整回波整序信号并输出进行波束成形。

8.根据权利要求7所述的装置，其特征是，所述的输入选通网络和输出选通网络的结构相同且有若干个选通单元组成，选通单元的个数与阵元通道数相匹配，其中：输入选通网络的选通单元在每个工作周期内截取回波数字信号的1/倍频数作为分段数字信号，输出选通网络的选通单元在每个工作周期内依次将矩阵选择网络输出的整序后数字信号合并为完整回波整序信号。

9.根据权利要求8所述的装置，其特征是，所述的选通单元和矩阵选择网络为D触发器实现。