[发明专利]钨特征填充

说明书

本发明描述了以钨来填充特征的方法以及相关系统和设备。这些方法包括由里朝外填充技术以及特征内的保形沉积。由里朝外填充技术可包括在特征内的蚀刻过的钨层上的选择性沉积。根据各种实施例可使用保形与非保形蚀刻技术。本发明所述的这些方法可用于填充例如钨通孔的垂直特征、以及例如垂直NAND(VNAND)字线的水平特征。应用的实例包括逻辑和内存接点填充、DRAM埋入式字线填充、垂直集成内存栅极/字线填充以及具有硅通孔(TSVs)的3‑D集成。

本申请是申请号为201380022693.8，申请日为2013年3月27日，申请人为诺发系统公司，发明创造名称为“钨特征填充”的发明专利申请的分案申请。

相关申请的交叉引用

本申请根据35USC§119(e)主张于2012年3月27日提交的美国临时专利申请第61/616,377号的优先权，为所有的目的，该专利申请的整体内容通过引用的方式并入本申请中。

背景技术

使用化学气相沉积(CVD)技术的含钨材料的沉积是许多半导体制造过程不可或缺的部分。这些材料可用于水平互连、邻接金属层之间的通孔、第一金属层与硅衬底上的装置之间的接点、以及高深宽比特征。在常规沉积过程中，在沉积腔室中将衬底加热到预定的工艺温度，并且沉积作为晶种或成核层的含钨材料薄层。然后，将含钨材料的其余部分(主体层)沉积在此成核层上。按照惯例，含钨材料是通过六氟化钨(WF₆)与氢(H₂)的还原反应而形成。将含钨材料沉积在包括特征与场区域的整个衬底暴露表面区域上方。

将含钨材料沉积到小并且具高深宽比的特征内可能会在已填充的特征内部引起接缝与空隙的形成。大的接缝可能会导致高电阻、污染、所填充的材料的损失，并且以其他方式使集成电路的性能降低。例如，接缝可能在填充过程之后延伸靠近场区域，然后在化学机械研磨期间打开。

发明内容

在本发明所述主题的一方面可以在以钨来填充特征的方法中实施，所述方法包括：在特征内保形地沉积钨以用第一主体(bulk)钨层来填充特征，去除一部分的第一主体钨层以在特征内留下蚀刻过的钨层；以及将第二主体钨层选择性地沉积在蚀刻过的钨层上。根据各种实施例，第二主体钨层可填充特征，或者可选择性或保形地沉积一个或多个额外钨层以完成特征填充。在某些实施例中，第二主体钨层可部分地填充特征，而特征的剩余部分则维持未填充。

根据各种实施例，以第一主体钨层保形地填充特征可包括使一个或多个空隙和/或接缝形成在特征内。当去除一部分的沉积钨层时，可去除或打开这些接缝和/或空隙中的一个或多个。

选择地沉积第二主体钨层可包括在特征内不形成成核层的情况下直接在蚀刻过的钨层上进行沉积。在某些实施例中，第二主体钨层中的晶粒生长的方向和/或长度不同于第一主体钨层。

根据各种实施例，特征可以参照衬底的平面而垂直定向或水平定向。在某些实施例中，特征可包括一个或多个收缩部或突出部，和/或具有内凹轮廓。收缩部的实例包括3-D结构中的支柱收缩部。去除一部分的第一主体钨层可包括蚀刻通过收缩部或突出部。

可将第一主体钨层沉积在特征表面上，包括在介电表面上、在加衬于特征的底层上、或在事先沉积的钨成核层或主体钨层上。底层的实例包括钛(Ti)、氮化钛(TiN)、氮化钨(WN)、无氟钨(FFW)、以及TiAl(钛铝)。

去除一部分的第一主体钨层可包括使该层暴露于在等离子体产生器中所产生的活化物质，包括在远程产生和/或原位产生的等离子体中所产生的活化物质。可以使用的等离子体产生器的实例包括电容耦合等离子体(CCP)产生器、感应耦合等离子体(ICP)产生器、变压器耦合等离子体(TCP)产生器、电子回旋共振(ECR)产生器、以及螺旋波等离子体产生器。活化物质的实例可包括离子、自由基以及原子物质。在某些实施例中，这些方法可包括使钨暴露于自由基与原子物质，而实质上不存在离子物质。在某些其他实施例中，这些方法可包括使钨暴露于离子物质。