[发明专利]用于晶片级管芯桥的方法和设备

说明书

公开了用于晶片级管芯桥的方法和设备。将晶片级桥管芯用粘合剂层附贴到已经暂时地接合到载体的重分布层(RDL)。在所述RDL上和所述桥管芯上形成电互连件并将其封装在第一模层中。将多个管芯耦接到所述RDL和所述桥管芯，使得管芯电连接到所述RDL的至少一个电互连件和所述桥管芯的至少一个电互连件。在所述第一模层上形成第二模层以封装所述多个管芯。然后，破坏暂时接合并去除载体，从而暴露RDL连接。

技术领域

本原理的实施方式总体涉及半导体工艺。

背景技术

集成电路通常根据所期望的功能由不同工艺形成。一个功能的多个芯片一般被构造在单个晶片上，并且然后被切分以形成单个管芯或“芯片”。在其它实例中，多个芯片可以具有多个功能并包括管芯划分和多个功能管芯集成。芯片具有输入和输出(“I/O”)，芯片的I/O需要电连接到其它芯片的I/O连接。例如，处理芯片可以需要连接到存储器芯片以正确地执行功能。一种电连结两个芯片的方式是使用称为“桥”的有源或无源器件。桥提供从一个芯片的I/O连接到另一个芯片的I/O连接的路径。桥可以是具有无源连接路径或具有有源功能的硅管芯。然而，使用桥来提供连接通常增加半导体器件的制造复杂性，并且因此也可能会限制可制造半导体器件的制造者。形成在基板中的桥通常是如前述情况那样，这可能会限制制造厂(芯片的制造商)的工艺，这与外包组装和测试(OSAT)设施(限于晶片级制造)相反。在桥和芯片放置之后形成重分布层(RDL)的一些晶片级工艺存在因低RDL产量而不得不丢弃昂贵芯片的风险。

因此，发明人已提供了一种用于形成晶片级管芯桥的改进的方法和设备。

发明内容

一种形成晶片级桥管芯的方法的一些实施方式包括：形成重分布层(RDL)；和将桥管芯附贴在所述RDL上，所述桥管芯在与所述RDL相对的暴露表面上具有电连接。

一种形成晶片级桥管芯的方法的一些实施方式还包括：在载体上形成所述RDL；或使用所述桥管芯与所述RDL之间的粘合剂将所述桥管芯附贴在所述RDL上；或在所述RDL上形成至少一个电互连件；在所述桥管芯上形成至少一个电互连件；在所述RDL和所述桥管芯上面形成第一模层；和将多个管芯耦接到所述RDL并耦接到所述桥管芯，使得管芯电连接到所述RDL的至少一个电互连件并电连接到所述桥管芯的至少一个电互连件；或在所述第一模层上和在所述多个管芯上形成第二模层；或在所述第一模层上形成至少一个集成无源器件；和在所述第一模层上、在所述多个管芯上和在所述至少一个集成无源器件上形成第二模层；或使用铜基材料在所述RDL上形成至少一个电互连件或在所述桥芯片上形成至少一个电互连件；或在所述RDL上形成至少一个电互连件；在所述桥管芯上形成至少一个电互连件；在所述RDL上形成至少一个穿模通孔(TMV)的至少一个第一部分；在所述RDL和所述桥管芯上面形成第一模层；形成所述至少一个TMV的至少一个第二部分；将多个管芯耦接到所述RDL并耦接到所述桥管芯，使得管芯电连接到所述RDL的至少一个电互连件并电连接到所述桥管芯的至少一个电互连件；和在所述第一模层上和在所述多个管芯上形成第二模层，所述至少一个TMV在所述第二模层的顶表面处具有电连接以用于支持封装层叠(PoP)电连接；或使用电镀工艺形成所述至少一个TMW。

一种形成晶片级桥管芯的方法的一些实施方式包括：暂时地将重分布层(RDL)结合在载体上；将桥管芯附贴在所述RDL上，所述桥管芯在与所述RDL相对的暴露表面上具有电连接；在所述RDL上形成至少一个电互连件；在所述桥管芯的所述暴露表面上形成至少一个电互连件；在所述RDL和所述桥管芯上形成第一模层；将多个管芯耦接到所述RDL并耦接到所述桥管芯，使得管芯电连接到所述RDL的至少一个电互连件并电连接到所述桥管芯的至少一个电互连件；在所述第一模层上和在所述多个管芯上形成第二模层；和从所述RDL上去除所述载体。

一种形成晶片级桥管芯的方法的一些实施方式还包括：将热交换层附贴到所述多个管芯中的至少一个的顶表面；或将所述RDL电连接到基板或印刷电路板；或在形成所述第二模层之前在所述第一模层上形成至少一个集成无源器件；或形成从所述RDL到所述第二模层的顶表面的至少一个穿模通孔。