[发明专利]一种埋阻电路板的制作方法

说明书

本发明公开了一种埋阻电路板的制作方法，芯板开料后，在芯板上对应待填充电阻材料的位置处锣出埋阻平台；而后通过沉铜和全板电镀使埋阻平台金属化；在芯板上贴膜，并通过曝光和显影后形成内层线路图形，使芯板上对应内层线路和埋阻平台处的铜层裸露出来；对芯板进行镀锡，在裸露出来的铜层表面镀上一层锡层；将埋阻平台底部的锡层锣掉，使埋阻平台底部的铜层裸露出来，退膜后通过蚀刻去除芯板上裸露的铜层；在埋阻平台内填充电阻材料并填平，而后进行烘烤使电阻材料固化；然后依次经过压合和钻孔等后工序，制得埋阻电路板。本发明方法实现了在电路板的有限空间内进行任意阻值设计，且无需设计阻值的线路处不会对信号传输产生任何干扰。

技术领域

本发明涉及印制线路板制作技术领域，具体涉及一种埋阻电路板的制作方法。

背景技术

随着电子产品向轻、薄、短、小以及多功能、模块化、集成化方向的发展，用于安装元器件的印制电路板(PCB)也要求线路更精细、更密集，同时也要求能给芯片等元器件预留更多的贴装空间，隐埋无源器件技术应运而生，比如隐埋电阻，即埋阻电路板。

目前在行业中制造埋阻电路板主要是向供应商采购特定规格的埋阻铜箔(该埋阻铜箔一般由Ni/Cr等合金材料与铜箔压延而成)，然后通过PP片与绝缘基材和普通铜箔等压合在一起，再通过蚀刻等工艺，形成设计所需电阻值，而形成埋入式电阻设计。

目前的埋阻电路板制作技术存在以下缺点和不足：

1、由电阻计算公式R＝ρ*L/(W*D)，即ρ为电阻率、L为材料长度、W(宽度)*D(深度)为与电流垂直的电阻截面面积，可知在同质地、厚度相同的电阻材料当中，电阻的大小由L和D决定。由于向供应商采购的埋阻铜箔的规格是有限制的，即ρ一致、埋阻铜箔厚度只有少数几种规格，而电路板的结构和空间尺寸是唯一确定的，导致埋阻空间L和D的尺寸设计是有限的，因而极可能出现设计的埋阻数值与在供应商采购的埋阻铜箔不能匹配，不能实现某些阻值设计，也就是说由于电阻材料以及埋阻厚度的固定，无法实现电路板有限埋阻空间内任意的阻值设计。

2、埋阻铜箔为一层阻值材料(如Ni/Cr合金层)与铜箔压延而成，在无需设计电阻值的线路下面也存在阻值层，会对某些大电流信号传输产生干扰。

发明内容

本发明的目的在于为克服现有的技术缺陷，提供一种埋阻电路板的制作方法，该方法实现了在电路板的有限空间内进行任意阻值设计，且无需设计阻值的线路处不会对信号传输产生任何干扰。

为了解决上述技术问题，本发明提供了一种埋阻电路板的制作方法，包括以下步骤：

S1、芯板开料后，在芯板上对应待填充电阻材料的位置处锣出埋阻槽；

S2、而后通过沉铜和全板电镀使埋阻槽金属化；

S3、在芯板上贴膜，并通过曝光和显影后形成内层线路图形，使芯板上对应内层线路和埋阻槽处的铜层裸露出来；

S4、对芯板进行镀锡，在裸露出来的铜层表面镀上一层锡层；

S5、将埋阻槽底部的锡层锣掉，使埋阻槽底部的铜层裸露出来，退膜后通过蚀刻去除芯板上裸露的铜层；

S6、在埋阻槽内填充电阻材料并填平，而后进行烘烤使电阻材料固化；

S7、然后依次经过压合、钻孔、沉铜、全板电镀、制作外层线路、制作阻焊层、表面处理和成型后，制得埋阻电路板。

优选地，步骤S1中，根据设计阻值和电阻材料的电阻率，在芯板上锣出预定长度、宽度及厚度的埋阻槽。

优选地，步骤S2中，埋阻槽处金属化后的铜厚控制在15-30μm。

优选地，步骤S5中，锣去埋阻槽底部处的锡层时，所锣部分的长宽尺寸单边比步骤S1中锣出的埋阻槽的长宽尺寸小0.15mm。