[发明专利]一种SDI高画质同步去隔行系统及方法

说明书

本发明涉及一种SDI高画质同步去隔行系统及方法，将MCU控制模块通过同步时钟总线连接第一FPGA模块，从而为第一FPGA模块提供同步时钟，实现多路视频信号的同步；同时，第一FPGA模块开辟了隔行信号存储区和逐行信号存储区，以实现隔行信号到逐行信号的转换，完成去隔行操作。能够实现多个SDI输入信号之间的同步以及去隔行，保证后端输出视频画面的质量。

技术领域

本发明涉及视频处理器技术领域，具体涉及一种SDI高画质同步去隔行系统及方法。

背景技术

视频处理器是一种具有支持VGA、复合视频、SDI信号以及数字HDMI等多种输入信号功能的视频数据处理设备。串行数字接口（SDI）是由SMPTE组织制定的一种数字视频接口标准，例如SMPTE 259M、SMPTE 292M、SMPTE 372M等。视频处理器的传统SDI系统的信号解码同步采用自同步和自时钟机制，其通过检测解调解码后的SDI信号特定的同步字来处理帧数据，这就导致多个SDI输入接口输入的SDI信号相互间没有统一的同步信息，多个SDI输入信号之间就无法同步，这就导致视频处理器拼接出的画面视频不同步，影响客户体验。

另外，传统SDI系统没有去交错（Deinterlace）算法功能，去交错是将交错式（interlace）视频信号转换为渐进式（progressive）逐行扫描视频信号的方法。而现在新型的显示设备都是使用逐行扫描，在逐行扫描设备上直接播放交错式影像会产生严重的闪烁现象，且因为交错式信号两行只有一行有影像，另一行则是全黑的，所以亮度相比逐行信号会减少一半。

有鉴于此，本发明人针对上述SDI系统存在的诸多问题进行深入构思，进而提出本发明。

发明内容

本发明的目的在于提供一种SDI高画质同步去隔行系统及方法，其能够实现多个SDI输入信号之间的同步以及去隔行，保证后端输出视频画面的质量。

为实现上述目的，本发明采用的技术方案是：

一种SDI高画质同步去隔行系统，其包括均衡及解串模块、第一FPGA模块、第二FPGA模块、MCU控制模块、时钟IC、同步时钟总线和背板传输模块，

所述均衡及解串模块采用IT6604芯片实现，其输入端连接SDI输入接口，输出端则连接第一FPGA模块的信号输入端，所述第一FPGA模块的时钟输入端则通过同步时钟总线连接MCU控制模块，输出端则连接第二FPGA模块的信号输入端；所述第二FPGA模块的时钟输入端通过同步时钟总线连接MCU控制模块以及背板传输模块，输出端则连接TMDS高速信号驱动模块；所述TDMS高速信号驱动模块采用SIL9134芯片实现，其输入端连接第二FPGA模块，输出端则连接背板传输模块；

所述第一FPGA模块开辟有隔行信号存储区和逐行信号存储区，所述隔行信号存储区包括隔行Y信号存储区、隔行UV信号存储区；逐行信号存储区包括逐行Y信号存储区、逐行UV信号存储区；

隔行Y信号存储区用于存储偶数行的Y信号和奇数行的Y信号，该偶数行的Y信号和奇数行的Y信号按分开存储的方式存储在隔行Y信号存储区；所述隔行UV信号存储区中存储了偶数行的UV信号和奇数行的UV信号，该偶数行的UV信号和奇数行的UV信号按分开存储的方式存储在隔行UV信号存储区；所述逐行Y信号存储区中存储了逐行排列的Y信号；所述逐行UV信号存储区中存储了逐行排列的UV信号。

所述均衡及解串模块采用IT6604芯片实现。

所述TDMS高速信号驱动模块采用SIL9134芯片实现。

一种SDI高画质同步去隔行方法，其采用上述的一种SDI高画质同步去隔行系统，具体包括以下步骤：

步骤1、将至少两路经远距离传输后的高速SDI信号送入均衡及解串模块中，进行均衡处理以及格式转换，获取低速信号的YUV格式的TTL信号；