[发明专利]一种功率器件终端结构及其制作方法

说明书

本发明涉及一种功率器件终端结构及其制作方法，所述方法包括：提供衬底，在所述衬底上形成第一导电类型的第一外延层；在第一导电类型的第一外延层表面形成多个间隔排列的第二导电类型的第一场限环区；在所述第一外延层表面相邻的两个第一场限环区之间形成多个交替间隔排列的第一导电类型的第一注入区及第二导电类型的第二注入区；在所述第一外延层上形成第一导电类型的第二外延层在所述第二外延层内形成多个间隔排列的第二导电类型的第二场限环区；在所述第二外延层表面的两个第二场限环区之间形成多个交替间隔排列的第一导电类型的第三注入区及第二导电类型的第四注入区；通过上述方法形成使功率器件的终端区能够承担更高的反向电压。

技术领域

本发明涉及半导体技术领域，具体的说是一种功率器件终端结构及其制作方法。

背景技术

功率器件的最重要性能就是阻断高压，随着外加电压的增大，耗尽层电场强度也会增大，最终超过材料极限出现雪崩击穿。在器件边缘耗尽区电场曲率增大，会导致电场强度比管芯内部大，在电压升高的过程中管芯边缘会早于管芯内部出现雪崩击穿，为了最大化器件的性能，需要在器件边缘设计分压结构，减少有源区(元胞区)边缘PN结的曲率，使耗尽层横向延伸，增强水平方向的耐压能力，使器件的边缘和内部同时发生击穿。目前，功率器件终端结构基本采用场限环来减小器件表面的电场强度。对于场限环的设计，主要考虑的是场限环的个数、间距等。通常来说，耐压会随着场限环个数的增加而上升，但是，场限环数目的增多也会增大所占的芯片面积，即会增加芯片的成本，因此，如何在不增加场限环个数，不增加芯片面积的情况下，提高耐压，即提高芯片面积的利用效率就成了关注的问题。

发明内容

本发明实施例提供了一种功率器件的终端结构及其制作方法，可以在不浪费芯片面积的前提下提高器件的耐压。

第一方面，一种功率器件终端结构的制作方法，所述方法包括：提供衬底，在所述衬底上形成第一导电类型的第一外延层；在第一导电类型的第一外延层表面形成多个间隔排列的第二导电类型的第一场限环区；在所述第一外延层表面相邻的两个第一场限环区之间形成多个交替间隔排列的第一导电类型的第一注入区及第二导电类型的第二注入区，多个所述第一注入区及所述第二注入区的两端均连接相邻的两个第一场限环区；在所述第一外延层上形成第一导电类型的第二外延层；在所述第二外延层内形成多个间隔排列的第二导电类型的第二场限环区，所述第二场限环区与所述第一场限环区上下连接；在所述第二外延层表面的两个第二场限环区之间形成多个交替间隔排列的第一导电类型的第三注入区及第二导电类型的第四注入区，所述第三注入区及所述第四注入区分别位于所述第二注入区及所述第一注入区上方且所述第三注入区与所述第四注入区的两端分别连接相邻的两个第二场限环区；通过热扩散工艺使所述第一注入区、第二注入区、第三注入区及第四注入区扩散连接在一起形成场限环耐压结构。

第二方面，本发明又一实施例提供了一种功率器件终端结构，包括：衬底；形成在所述衬底上的第一导电类型的第一外延层；形成在所述第一外延层上的第一导电类型的第二外延层；形成于所述第二外延层内并延伸进入所述第一外延层上表面的多个间隔排列的第二导电类型的场限环，所述场限环包括位于所述第一外延层表面区域的第一场限环区以及位于所述第二外延层内的第二场限环区；形成于所述第一外延层并延伸进入所述第一外延层上表面的场限环耐压结构，所述场限环耐压结构位于相邻的两个场限环之间，所述场限环耐压结构包括位于相邻的两个第一场限环区之间的多个交替排列且依次的第一导电类型的第一注入区及第二导电类型的第二注入区，以及位于相邻的两个第一场限环区之间的多个交替排列且依次连接的第一导电类型的第三注入区及第二导电类型的第四注入区，所述第三注入区及所述第四注入区分别位于所述第二注入区及所述第一注入区上方，多个所述第一注入区及所述第二注入区的两端均连接相邻的两个第一场限环区，多个所述第三注入区及所述第四注入区的两端均连接相邻的两个第一场限环区。

可以理解，本发明通过在所述场限环之间的表面引入所述场限环耐压结构，在器件反向承压时，使所述器件终端区能够承担更高的反向电压，此种方法可以有效降低终端区表面电场，大幅缩小传统终端区的尺寸，进而提升器件性能，降低器件成本。