[发明专利]用于人工智能处理的集成电路

说明书

提供了一种用于人工智能处理的集成电路。该集成电路可以包括AI逻辑电路，以及电耦接至AI逻辑电路的嵌入式一次性可编程(OTP)MRAM存储器。嵌入式OTP MRAM存储器可以包括多个存储单元、一个或更多个参考电阻器、以及用于确定每个存储单元的状态的存储器读取电路。读取电路可以包括：多路复用器，被配置成将每个存储单元电耦接至参考电阻器；源极线，选择性地向每个存储单元提供输入电信号以生成第一输出信号；驱动电路，向参考电阻器提供输入电信号以生成第二输出信号；以及比较器，被配置成将第一输出信号与第二输出信号进行比较以生成指示每个存储单元的状态的输出信号。每个参考电阻器可以在一个或多个存储器阵列中的多个存储器之间共享。

技术领域

本专利文件总体上涉及读取集成电路中的存储器单元，并且具体地涉及读取人工智能芯片中的一次性可编程(OTP)磁阻随机存取存储器(MRAM)中的存储器单元。

背景技术

存储器是具有低功率和高性能特性的人工智能(AI)芯片中的重要组件，这是因为每个AI引擎通常由多个存储器组件组成。存储器诸如MRAM存储器中的数据的典型读取使用具有已知状态(例如，值为1或0)的内置参考单元。存储器通常包括多个存储单元，每个存储单元具有对应于逻辑值1或0的状态。在读取每个存储单元时，使用参考单元用于确保由于工艺电压温度(PVT)变化引起的感测裕量，使得可以很好地感测所存储的0和1的信息。具体地，读取过程将测量的存储单元的电阻与参考单元的电阻进行比较，以确定每个存储单元是否具有对应于逻辑值“1”或“0”的状态。例如，Na等人描述了自旋转移力矩(STT)RAM架构中的三种类型的参考单元：参考列、参考行和参考阵列。参见Na、Kim、Kim、Kang和Jung，“Reference-Scheme Study and Novel Reference Scheme for Deep SubmicrometerSTT-RAM，”IEEE Transactions on Circuits and Systems，第61卷，第12号，2014年12月。

在MRAM存储器的实例中，每个存储单元包括单个磁隧道结(MTJ)元件，被称为MTJ位单元。MTJ位单元通常具有低感测裕量。存储单元的感测裕量可以通过当存储1值时测量的存储单元的电阻值与当存储零值时测量的存储单元的电阻值之间的差来确定。例如，当具有dR/R＝100％的MTJ位单元存储零值时，测量的相应低电阻值Rp可以是约1.6千欧姆；而当MTJ位单元存储1值时，所测量的相应高电阻值Rap可以是约3.2千欧姆。虽然MTJ位单元通常电耦接至具有电阻值Rc例如约1.6千欧姆的CMOS晶体管，但是读取裕量窗可以被计算为(Rp+Rc)到(Rap+Rc)即3.2千欧姆至4.8千欧姆。该读取裕量窗由于PVT被认为是窄的。

为了由于位单元均匀性而很好地感测每个MTJ位单元，需要将参考单元尽可能靠近由于PVT而使用该参考单元的存储单元放置。此外，参考单元通常像存储单元一样构建以保持均匀性。例如，Jung等人的美国专利第9,281,039号描述了具有四个MTJ位单元的参考单元，其中两个MTJ位单元被编程为具有1值，并且另外两个MTJ位单元被编程为具有零值。参考单元中的每个MTJ位单元也电耦接至晶体管，其结构与存储单元中的MTJ位单元的结构类似。在另一示例中，Lee等人描述了包括一对MTJ位单元的参考单元，其中一个具有高电阻(存储1值)并且一个具有低电阻(存储零值)。参见Lee、Kim、Lee和Shin，“A New ReferenceCell for1T-1MTJ MRAM,”，Journal of Semiconductor Technology and Science，第4卷，第2号，2004年6月。

如上所述，现有的参考单元技术会增加芯片尺寸，这也会由于参考单元所需的较高读取电流而增加芯片的功耗。此外，参考单元放置要求参考单元尽可能靠近MRAM存储单元以进行精确读取。这使得存储器布局不太灵活。在考虑参考单元的冗余时，这些挑战变得更加明显。例如，如果使用了参考列，并且如果参考列中的一个或更多个单元是坏的，则该参考列将被冗余列替换。这种方法通常需要更多的冗余参考单元，以实现更好的芯片性能。但是，这甚至会进一步增加芯片尺寸。