[发明专利]半导体器件和包括半导体器件的半导体系统

权利要求书

1.一种半导体器件，包括：

数据检测电路，其被配置为对数据中包括的比特位之中具有预定逻辑电平的比特位的数量进行检测，以生成检测信号；

选择/传输电路，其被配置为基于选择/传输信号将所述检测信号或控制数据信号输出为预掩蔽信号；以及

掩蔽信号生成电路，其被配置为基于管道输入控制信号将所述预掩蔽信号锁存，以及被配置为基于管道输出控制信号将所述预掩蔽信号的已锁存信号输出为掩蔽信号，所述掩蔽信号用于控制数据掩蔽操作，其中，所述数据检测电路将所述数据中包括的比特位划分成至少两个组并生成所述检测信号，其中，当包括至少一个具有所述预定逻辑电平的比特位的组的数量为零个或一个时，所述检测信号被使能。

2.一种半导体器件，包括：

数据检测电路，其被配置为对数据中包括的比特位之中具有预定逻辑电平的比特位的数量进行检测，以生成检测信号；

选择/传输电路，其被配置为基于选择/传输信号将所述检测信号或控制数据信号输出为预掩蔽信号；以及

掩蔽信号生成电路，其被配置为基于管道输入控制信号将所述预掩蔽信号锁存，以及被配置为基于管道输出控制信号将所述预掩蔽信号的已锁存信号输出为掩蔽信号，所述掩蔽信号用于控制数据掩蔽操作，

其中，所述数据检测电路将所述数据中包括的比特位划分成第一组和第二组，以及

其中，所述数据检测电路包括：

第一鉴别电路，其被配置为当所述数据的第一组中包括的比特位之中具有所述预定逻辑电平的比特位的数量是至少两个时生成第一上标志，以及被配置为当所述数据的第一组中包括的比特位之中具有所述预定逻辑电平的比特位的数量是至少一个时生成第一下标志；以及

第二鉴别电路，其被配置为当所述数据的第二组中包括的比特位之中具有所述预定逻辑电平的比特位的数量是至少两个时生成第二上标志，以及被配置为当所述数据的第二组中包括的比特位之中具有所述预定逻辑电平的比特位的数量是至少一个时生成第二下标志。

3.如权利要求2所述的半导体器件，其中，所述数据检测电路还包括被配置为生成零标志的零标志生成电路，其中当所述第一上标志或所述第二上标志被使能时所述零标志被使能，以及其中当所述第一下标志和所述第二下标志二者被使能时所述零标志被使能。

4.如权利要求3所述的半导体器件，其中，所述数据检测电路还包括：

合成标志生成电路，其被配置为基于所述控制数据信号和所述零标志来生成合成标志；以及

检测信号生成电路，其被配置为与为写入操作而创建的写入脉冲同步，被配置为将所述合成标志锁存，以及被配置为将已锁存的合成标志输出为所述检测信号。

5.如权利要求1所述的半导体器件，其中，所述选择/传输信号通过模式寄存器设置操作而被储存在所述半导体器件的模式寄存器中。

6.如权利要求1所述的半导体器件，其中，所述选择/传输电路被配置为当所述选择/传输信号具有第一逻辑电平时将所述检测信号输出为所述预掩蔽信号，以及被配置为当所述选择/传输信号具有第二逻辑电平时将所述控制数据信号输出为所述预掩蔽信号。

7.如权利要求1所述的半导体器件，还包括中继器，所述中继器被配置为基于所述掩蔽信号将锁存数据放大以生成经放大的数据，其中所述数据被储存在单元阵列电路中。

8.如权利要求1所述的半导体器件，还包括数据输入电路，所述数据输入电路被配置为基于所述控制数据信号来接收所述数据以生成内部数据。

9.如权利要求8所述的半导体器件，其中，所述数据输入电路还被配置为当所述控制数据信号具有第一逻辑电平时将所述数据反相缓冲以将所述数据的反相缓冲数据输出为所述内部数据，以及还被配置为当所述控制数据信号具有第二逻辑电平时将所述数据缓冲以将所述数据的缓冲数据输出为所述内部数据。