[发明专利]半导体器件和包括半导体器件的半导体系统

说明书

本申请公开了半导体器件和包括半导体器件的半导体系统。一种半导体器件包括数据检测电路，其被配置为对数据中包括的比特位之中具有预定逻辑电平的比特位的数量进行检测以生成检测信号。所述半导体器件还包括选择/传输电路，所述选择/传输电路被配置为基于选择/传输信号将检测信号或控制数据信号输出为预掩蔽信号。所述半导体器件还包括掩蔽信号生成电路，所述掩蔽信号生成电路被配置为基于管道输入控制信号将预掩蔽信号锁存，并且被配置为基于管道输出控制信号将预掩蔽信号的已锁存信号输出为用于控制数据掩蔽操作的掩蔽信号。

相关申请的交叉引用

本申请要求于2018年9月3日提交的申请号为10-2018-0104789的韩国申请的优先权，其公开内容通过引用整体合并于此。

技术领域

本公开的实施例涉及执行数据掩蔽(masking)操作和数据总线反相(inversion)操作的半导体器件以及包括这样的半导体器件的半导体系统。

背景技术

在包括控制器和半导体器件的半导体系统中，读取操作或写入操作可以通过在控制器与半导体器件之间的数据传输来执行。在读取操作期间，储存在所述半导体器件中的数据可以被传送到控制器。在写入操作期间，从控制器输出的数据可以被传送到半导体器件，并且可以被储存在半导体器件的储存单元中。数据掩蔽操作可以用于仅将从控制器输出的数据的比特位之中的期望比特位储存到半导体器件的储存单元。即，如果执行数据掩蔽操作，则半导体系统仅将从控制器输出的数据之中的期望比特位储存在半导体器件中。如此在半导体系统中执行数据掩蔽操作，包括关于要被掩蔽的数据的信息的数据掩蔽信号应该与数据一起从控制器传送到半导体器件。

如果当数据在半导体系统中传送时其相位被改变的数据比特位的数量增大，则可能更频繁地出现同步切换噪声(SSN)现象和符号间干扰(ISI)现象。近来，数据总线反相(DBI)方案已被用于抑制SSN现象和ISI现象。

发明内容

根据实施例，一种半导体器件包括数据检测电路，该数据检测电路被配置为对数据中包括的比特位之中具有预定逻辑电平的比特位的数量进行检测，以生成检测信号。所述半导体器件还包括选择/传输电路，该选择/传输电路被配置为基于选择/传输信号将所述检测信号或控制数据信号输出为预掩蔽信号。所述半导体器件还包括掩蔽信号生成电路，该掩蔽信号生成电路被配置为基于管道输入控制信号将预掩蔽信号锁存，以及被配置为基于管道输出控制信号将所述预掩蔽信号的已锁存信号输出为用于控制数据掩蔽操作的掩蔽信号。

根据另一实施例，一种半导体器件包括数据检测电路和选择/传输电路。所述数据检测电路被配置为将数据中包括的比特位划分成至少两个组，被配置为生成检测信号，其中当所述数据中包括的比特位之中具有预定逻辑电平的比特位的数量是零个或者一个时所述检测信号被使能，以及其中当包括至少一个具有预定逻辑电平的比特位的组的数量是零个或一个时所述检测信号被使能。所述选择/传输电路被配置为基于选择/传输信号将所述检测信号或控制数据信号输出为预掩蔽信号。

根据另外的实施例，一种半导体系统包括第一半导体器件和第二半导体器件。所述第一半导体器件被配置为输出命令、数据和控制数据信号。所述第二半导体器件被配置为当所述第二半导体器件基于所述命令执行写入操作时，对所述数据中包括的比特位之中具有预定逻辑电平的比特位的数量进行检测以生成检测信号。另外，所述第二半导体器件被配置为基于所述控制数据信号和所述检测信号来对数据掩蔽操作和数据总线反相操作进行控制。

附图说明

图1示出了说明根据一个实施例的半导体系统的框图。

图2示出了说明包括在图1的半导体系统中的数据输入电路的电路图。

图3示出了说明图1的半导体系统中包括的数据检测电路的电路图。

图4示出了说明图3中所示的数据检测电路的操作的表。

图5示出了说明图1的半导体系统中包括的选择/传输电路的电路图。