[发明专利]针对处理器板级调试的开发系统及方法

说明书

本发明提供一种针对处理器板级调试的开发系统及方法。所述系统包括调试器工具和调试接入端口DAP，其中，所述DAP，与所述调试器工具连接，且通过高级外设总线APB访问处理器中与调试相关的寄存器；所述调试器工具，用于通过所述DAP直接将处理器内部的状态读出到上位机；所述处理器包括多个处理器核和一个二级缓存控制L2C模块，每个处理器核包括取指单元IFU模块、数据处理单元DPU模块、读写处理单元LSU模块和内存管理单元MMU模块，可利用的域分别分布到处理器核的模块内以及L2C模块内。本发明能够高效地定位处理器内的硬件问题，且面积极小，易于实现。

技术领域

本发明涉及处理器设计技术领域，尤其涉及一种针对处理器板级调试的开发系统及方法。

背景技术

随着芯片制造工艺的不断升级和市场需求不断的提高，芯片的设计复杂度越来越大，工作频率越来越高。芯片在流片后，不可避免的都会出现一些功能性的问题。仅从测试的结果分析可能出现的硬件问题，是几乎不可能做到的事情。尤其是对于处理器来说，更是这样。虽然处理器架构会定义一些Debug的功能，但是这些功能起作用的前提是处理器没有硬件问题，它们所要Debug的对象是软件而非硬件。如果硬件自身出了问题，这些功能就没有用处了。

目前，ARM公司在其最新的处理器上提出了ELA(Embedded Logic Analyzer，嵌入式逻辑分析仪)的方法，其能够通过触发事件将处理器内部的信号存储在SRAM(StaticRandom Access Memory，静态随机存取存储器)中。这个方案有两方面缺点：一是ELA的面积较大，而且对处理器的时序收敛及后端布局布线都会造成一定的障碍；二是需要精确知道触发条件，这个在实际的Silicon Debug(板级调试)中是不容易做到的事情。因此实际项目中有效利用率并不高。

发明内容

本发明提供的针对处理器板级调试的开发系统及方法，能够高效地定位处理器内的硬件问题，且面积极小，易于实现。

第一方面，本发明提供一种针对处理器板级调试的开发系统，所述系统包括调试器工具和调试接入端口DAP，其中，

所述DAP，与所述调试器工具连接，且通过高级外设总线APB访问处理器中与调试相关的寄存器；

所述调试器工具，用于通过所述DAP直接将处理器内部的状态读出到上位机；

所述处理器包括多个处理器核和一个二级缓存控制L2C模块，每个处理器核包括取指单元IFU模块、数据处理单元DPU模块、读写处理单元LSU模块和内存管理单元MMU模块，可利用的域分别分布到处理器核的模块内以及L2C模块内。

可选地，所述DPU模块，用于管理处理器核内指令的执行过程；

所述IFU模块，用于管理处理器核内指令的取指操作，将DBG相关的寄存器和PMU寄存器中部分的自定义域分布其中，收集IFU内对板级调试的重要信号，生成IFU AuxiliaryDebug Registers；

所述LSU模块，用于管理处理器核内Load/Store指令的执行过程，将DBG相关的寄存器和PMU寄存器中部分的自定义域分布其中，收集LSU内对板级调试的重要信号，生成LSUAuxiliary Debug Registers；

所述MMU模块，用于管理处理器核内页表转换过程，将DBG相关的寄存器和PMU寄存器中部分的自定义域分布其中，收集MMU内对板级调试的重要信号，生成MMU AuxiliaryDebug Registers。

可选地，所述L2C模块包括CTI模块和L2C Auxiliary Debug Registers模块，其中，

所述CTI模块，用于产生触发事件，包含ARMv8-A架构已定义的CTI OldRegisters，但包含自定义域；