[发明专利]存储器件及其操作方法

权利要求书

1.一种存储器件，包括：

非易失性存储电路，其适用于储存缺陷列信息；

缺陷锁存电路，其适用于在启动操作期间接收并储存来自所述非易失性存储电路的所述缺陷列信息；

错误校正码发生电路，其适用于基于所述缺陷列信息而产生用于校正所述缺陷列信息的错误的错误校正码；

错误校正码锁存电路，其适用于储存所述错误校正码；

错误校正电路，其适用于：基于从所述错误校正码锁存电路传输来的所述错误校正码而校正从所述缺陷锁存电路传输来的所述缺陷列信息的错误，以产生错误已被校正的缺陷列信息；以及

存储体，其适用于基于所述错误已被校正的缺陷列信息而执行列修复操作。

2.根据权利要求1所述的存储器件，其中，所述错误校正电路在所述存储体的激活操作期间执行错误校正操作。

3.根据权利要求1所述的存储器件，其中，所述缺陷列信息包括至少一组缺陷列地址。

4.根据权利要求3所述的存储器件，其中，所述存储体包括：

单元阵列；

比较电路，其适用于将所述缺陷列地址与外部列地址作比较以产生比较结果；以及

列电路，其适用于：访问所述单元阵列中与所述外部列地址相对应的列，而在所述比较电路的所述比较结果确定了所述外部列地址与所述一组缺陷列地址相同时访问所述单元阵列的冗余列。

5.根据权利要求1所述的存储器件，其中，所述错误校正码发生电路的所述错误校正码的产生是在所述启动操作期间被执行的。

6.一种存储器件，包括：

非易失性存储电路，其适用于储存第一缺陷列信息和第二缺陷列信息；

第一缺陷锁存电路，其适用于在启动操作期间接收并储存来自所述非易失性存储电路的所述第一缺陷列信息；

第一错误校正码发生电路，其适用于基于所述第一缺陷列信息而产生用于校正所述

第一缺陷列信息的错误的第一错误校正码；

第一错误校正码锁存电路，其适用于储存所述第一错误校正码；

第一错误校正电路，其适用于：基于从所述第一错误校正码锁存电路传输来的所述第一错误校正码而校正从所述第一缺陷锁存电路传输来的所述第一缺陷列信息的错误，以产生错误已被校正的第一缺陷列信息；

第一存储体，其适用于基于所述错误已被校正的第一缺陷列信息而执行列修复操作；

第二缺陷锁存电路，其适用于在启动操作期间接收并储存来自所述非易失性存储电路的所述第二缺陷列信息；

第二错误校正码发生电路，其适用于基于所述第二缺陷列信息而产生用于校正所述第二缺陷列信息的错误的第二错误校正码；

第二错误校正码锁存电路，其适用于储存所述第二错误校正码；

第二错误校正电路，其适用于：基于从所述第二错误校正码锁存电路传输来的所述第二错误校正码而校正从所述第二缺陷锁存电路传输来的所述第二缺陷列信息的错误，以产生错误已被校正的第二缺陷列信息；以及

第二存储体，其适用于基于所述错误已被校正的第二缺陷列信息而执行列修复操作。

7.根据权利要求6所述的存储器件，其中，所述第一错误校正电路在所述第一存储体的激活操作期间执行错误校正操作，以及

所述第二错误校正电路在所述第二存储体的激活操作期间执行错误校正操作。

8.根据权利要求6所述的存储器件，其中，所述第一缺陷列信息和所述第二缺陷列信息中的每一者包括至少一组缺陷列地址。

9.根据权利要求8所述的存储器件，其中，所述第一存储体和所述第二存储体中的每一者包括：

单元阵列；

比较电路，其适用于将所述缺陷列地址与外部列地址作比较以产生比较结果；以及

列电路，其适用于：访问所述单元阵列中与所述外部列地址相对应的列，而在所述比较电路的所述比较结果确定了所述外部列地址与所述一组缺陷列地址相同时访问所述单元阵列的冗余列。