[发明专利]存储器件、差分只读存储器(ROM)器件及其操作方法

权利要求书

1.一种只读存储器(ROM)器件，包括：

预充电电路，配置为将BL和预充电至第一逻辑值；

存储器单元，连接至所述BL或连接至所述以及

感测放大器，配置为：

响应于所述BL小于所述读取存储在所述存储器单元内的第一逻辑值，以及

响应于所述BL大于所述读取存储在所述存储器单元内的第二逻辑值，其中，所述第二逻辑值不同于所述第一逻辑值，

其中，所述存储器单元在被激活时配置为：在所述存储器单元连接至所述BL时将所述BL从所述第一逻辑值至少放电至小于所述第一逻辑值的读取裕度值，并且在所述存储器单元连接至所述时，将所述从所述第一逻辑值至少放电至所述读取裕度值。

2.根据权利要求1所述的只读存储器器件，其中，所述感测放大器包括：

比较器，配置为将所述BL和所述进行比较。

3.根据权利要求1所述的只读存储器器件，还包括：存储控制器配置为置位与所述存储器单元相对应的字线(WL)以激活所述存储器单元。

4.根据权利要求1所述的只读存储器器件，其中，所述存储器单元包括：

开关器件，具有多个连接件，

其中，来自于所述多个连接件中的第一连接件连接至接地连接件，以及

其中，来自于所述多个连接件中的第二连接件连接至所述BL或连接至所述

5.根据权利要求3所述的只读存储器器件，其中，所述存储控制器控制所述预充电电路的激活或禁用。

6.根据权利要求1所述的只读存储器器件，还包括：

开关电路配置为在所述BL和所述的预充电期间将所述BL和所述与所述感测放大器断开。

7.一种存储器件，包括：

多个存储器单元，配置为多行和多列，所述多列中的每列连接至来自于多条差分位线(BL)中的对应差分位线；

预充电电路，配置为将与所述多个存储器单元中的存储器单元相对应的所述多条差分位线中的差分位线至少预充电至第一逻辑值；

存储控制器，配置为激活所述存储器单元，所述存储器单元在被激活时配置为：当所述存储器单元连接至来自于所述差分位线中的BL时，将所述BL至少放电至小于所述第一逻辑值的读取裕度值，或当所述存储器单元连接至来自于所述差分位线中的时，将所述至少放电至所述读取裕度值；以及

感测放大器，配置为：

响应于所述BL的逻辑电压值比所述的逻辑电压值至少小所述读取裕度值，读取存储在所述存储器单元内的所述第一逻辑值，以及

响应于所述BL的逻辑电压值比所述的逻辑电压值至少大所述读取裕度值，读取存储在所述存储器单元内的第二逻辑值。

8.根据权利要求7所述的存储器件，其中，所述存储器件包括：

只读存储器(ROM)器件。

9.根据权利要求8所述的存储器件，其中，所述多个存储器单元中的每个存储器单元在所述存储器单元的制造期间连接至所述多条差分位线中的对应BL或来自于多条差分位线中的对应

10.根据权利要求7所述的存储器件，其中，所述存储器单元包括：

开关器件，具有多个连接件，

其中，来自于所述多个连接件中的第一连接件连接至接地连接件，以及

其中，来自于所述多个连接件中的第二连接件连接至所述BL或连接至所述

11.根据权利要求10所述的存储器件，其中，所述开关器件包括：

n型金属氧化物半导体场效应(NMOS)晶体管。

12.根据权利要求10所述的存储器件，其中，所述开关器件包括：

伪多晶硅区，布置为提供介于所述开关器件和来自于所述多个存储器单元中的其他存储器单元的其他开关器件之间的电隔离。