[发明专利]非易失性存储器件及其操作方法和存储系统

说明书

一种非易失性存储器件及其操作方法和存储系统。所述非易失性存储器件包括：存储单元阵列，其包括多个非易失性存储单元；页缓冲器电路，其通过多个位线连接到存储单元阵列；计算电路，其配置为基于具有第一尺寸的计算窗口来执行对信息比特和权重比特的计算，信息比特和权重比特包括在用户数据集中，存储单元阵列配置为存储所述用户数据集，计算电路还配置为通过页缓冲器电路接收所述用户数据集；以及数据输入/输出电路，其连接到计算电路，其中，计算电路还配置为响应于计算电路完成对所有信息比特和权重比特的计算，向数据输入/输出电路提供输出数据集，并且其中，所述输出数据集对应于完成计算的结果。

相关申请的交叉引用

本申请要求日提交给韩国知识产权局(KIPO)的韩国专利申请No.10-2017-0174926的优先权，其公开内容通过引用其全部合并于此。

技术领域

本发明构思的至少一些示例实施例一般涉及存储器件，更具体地，涉及一种非易失性存储器件、包括该非易失性存储器件的存储系统以及操作非易失性存储器件的方法。

背景技术

半导体存储器件分为易失性存储器件和非易失性存储器件。

闪存设备(非易失性存储设备之一)可以用作诸如计算机、蜂窝电话、个人数字助理(PDA)、数码相机、便携式摄像机、录音机、MP3播放器、手持式个人计算机(PC)、游戏机、传真机、扫描仪、打印机等信息设备的数据存储器。

已经进行了各种研究以降低非易失性存储器件的功耗。

发明内容

根据本发明构思的至少一些示例实施例，一种非易失性存储器件包括：存储单元阵列，其包括多个非易失性存储单元；页缓冲器电路，其通过多个位线连接到所述存储单元阵列；计算电路，其配置为基于具有第一尺寸的计算窗口来执行对信息比特和权重比特的计算，所述信息比特和权重比特包括在用户数据集中，所述存储单元阵列配置为存储所述用户数据集，所述计算电路还配置为通过所述页缓冲器电路接收所述用户数据集；以及数据输入/输出(I/O)电路，其连接到所述计算电路，其中，所述计算电路还配置为响应于所述计算电路完成对所有信息比特和权重比特的计算，向所述数据I/O电路提供输出数据集，并且其中，所述输出数据集对应于完成计算的结果。

根据本发明构思的至少一些示例实施例，一种存储系统包括：至少一个非易失性存储器件；以及存储器控制器，其配置为控制所述至少一个非易失性存储器件，其中，所述至少一个非易失性存储器件包括：存储单元阵列，其包括多个非易失性存储单元；页缓冲器电路，其通过多个位线连接到所述存储单元阵列；计算电路，其配置为基于具有第一尺寸的计算窗口来执行对信息比特和权重比特的计算，所述信息比特和所述权重比特被包括在用户数据集中，所述存储单元阵列配置为存储所述用户数据集，所述计算电路还配置为通过所述页缓冲器电路来接收所述用户数据集；以及数据输入/输出(I/O)电路，其连接到所述计算电路，其中，所述计算电路还配置为响应于对所述信息比特和所述权重比特的计算完成，将输出数据集提供至所述数据I/O电路，并且其中，所述输出数据集对应于完成计算的结果。

根据本发明构思的至少一些示例实施例，一种操作非易失性存储器件的方法，所述非易失性存储器件包括具有多个非易失性存储单元的存储单元阵列，所述方法包括：通过经由多个位线连接到所述存储单元阵列的页缓冲器电路，将信息比特和权重比特从所述存储单元阵列提供至移位寄存器块，所述信息比特和权重比特包括在通过所述页缓冲器电路读取的用户数据集中；通过所述移位寄存器块将所述信息比特和权重比特分别分成激活和特征映射；通过计算电路，基于计算窗口对所述激活和所述特征映射执行矩阵向量乘法；以及响应于计算电路完成对所有所述激活和所述特征映射的矩阵向量乘法，提供输出数据集，所述输出数据集对应于完成的矩阵向量乘法的结果。

附图说明