[发明专利]半导体存储装置

权利要求书

1.一种半导体存储装置，具备：

第1平面及第2平面，各自包含含有多个存储单元的存储单元阵列；

输入输出电路，以从控制器接收要写入到所述存储单元阵列的数据的方式构成；以及

控制电路；

所述第1平面还包含：第1感测放大器电路，电连接在所述第1平面内的所述多个存储单元中的第1存储单元；及第1锁存电路，串联连接在所述输入输出电路与所述第1感测放大器电路之间；且

所述控制电路构成为，当接收到指示对所述第1存储单元的第1写入动作的第1指令时，在伴随所述第1写入动作的所述第1锁存电路的使用完成之前受理第2指令，所述第2指令指示对所述第2平面内的所述多个存储单元中的第2存储单元的第2写入动作。

2.根据权利要求1所述的半导体存储装置，其中

受理所述第2指令包括虚拟性地开放所述第1锁存电路。

3.根据权利要求1所述的半导体存储装置，其中

受理所述第2指令包括在不将所述第1锁存电路内的数据复位的情况下将所述控制电路能够受理所述第2指令通知给所述控制器。

4.根据权利要求1所述的半导体存储装置，其中

所述控制电路构成为，在所述第1写入动作完成后，将所述第1锁存电路内的数据复位。

5.根据权利要求4所述的半导体存储装置，其中

所述半导体存储装置还具备第3平面，所述第3平面包含含有多个存储单元的存储单元阵列；

所述第2平面还包含：第2感测放大器电路，电连接在所述第2存储单元；及

第2锁存电路，串联连接在所述输入输出电路与所述第2感测放大器电路之间；

所述控制电路还构成为，当接收到所述第2指令时，在所述第1写入动作完成后，伴随所述第2写入动作的所述第2锁存电路的使用完成之前受理第3指令，所述第3指令指示对所述第1平面或所述第3平面内的所述多个存储单元中的第3存储单元的第3写入动作。

6.根据权利要求5所述的半导体存储装置，其中

受理所述第3指令包括虚拟性地开放所述第2锁存电路。

7.根据权利要求5所述的半导体存储装置，其中

受理所述第3指令包括在不将所述第2锁存电路内的数据复位的情况下将所述控制电路能够受理所述第3指令通知给所述控制器。

8.根据权利要求1所述的半导体存储装置，其中

所述控制电路构成为，在接收到所述第1指令后，如果在伴随所述第1写入动作的所述第1锁存电路的使用完成之前接收到第4指令，就中断所述第1写入动作，执行从所述第1平面或所述第2平面的读出动作。

9.根据权利要求1所述的半导体存储装置，其中

所述第2平面还包含：第2感测放大器电路，电连接在所述第2存储单元；及

第2锁存电路，串联连接在所述输入输出电路与所述第2感测放大器电路之间；

所述控制电路构成为，在接收到所述第2指令后，如果在接收指示进一步的写入动作的第5指令之前接收到第6指令，就中断所述第1写入动作，执行从所述第1平面或所述第2平面的读出动作。

10.根据权利要求1所述的半导体存储装置，其中

所述第1指令与所述第2指令分别包含第1种写入指令集，

所述半导体存储装置从接收所述第1指令起到恢复至就绪状态为止所需的第1期间比所述半导体存储装置从接收所述第2指令起到恢复至所述就绪状态为止所需的第2期间短。