[发明专利]SRAM写控制电路

说明书

SRAM写控制电路，包括写探测单元及字线加压单元，字线加压单元适于拉升所述存储单元写字线的电压，包括使能端及输出端，其中输出端与字线驱动电路的电源信号输入端耦接；写探测单元，适于模拟所述存储单元的写入过程，输入端耦接时钟信号，输出端耦接所述字线加压单元的使能端，基于模拟结果输出相应的使能信号。采用上述的方案，可以解决SRAM功耗较大的问题。

技术领域

本发明实施例涉及集成电路领域，尤其涉及SRAM写控制电路。

背景技术

静态随机存取存储器(Static Random Access Memory，简称SRAM)，是一种置于CPU和主存间的高速缓存，具有速度快、易于嵌入、不需要刷新操作等优势。

目前，为了提高写入能力，会将存储单元电路的写字线的电压升到电源电压以上，通常会有一个外部控制信号来控制是否需要写字线的升压。

然而，采用上述方案需要在出厂前通过芯片测试，才能设定是否需要上述外部控制信号，耗费大量人力物力，成本较高；若设置为使能态，则在所述存储单元写入过程中，所述存储单元的写字线电压始终处于拉升状态，功耗较大。

发明内容

本发明实施例解决的问题是如何实现SRAM写控制电路以降低SRAM功耗及节约成本。

为解决上述问题，本发明实施例提供了SRAM写控制电路，所述存储单元的写字线与字线驱动电路的输出端耦接；所述SRAM写控制电路包括：写探测单元及字线加压单元，其中：所述字线加压单元，适于拉升所述存储单元写字线的电压，包括使能端及输出端，其中输出端与所述字线驱动电路的电源信号输入端耦接；所述写探测单元，适于模拟所述存储单元的写入过程，输入端耦接时钟信号，输出端耦接所述字线加压单元的使能端，基于模拟结果输出相应的使能信号。

可选的，所述写探测单元与所述存储单元的结构具有一致性。

可选的，所述写探测单元包括：一个写探测模块；或者，至少两个结构相同的写探测模块及与各写探测模块输出端耦接的或门模块，所述或门模块的输出端与所述字线加压单元的使能端耦接。

可选的，所述存储单元为4T存储单元、6T存储单元或8T存储单元。

可选的，所述存储单元包括：第一MOS管、第二MOS管、第三MOS管、第四MOS管、第一反相放大器、第二反相放大器、写位线、写位线反、写字线、读位线、读字线，其中：所述第一MOS管的栅极与写字线耦接，所述第一MOS管的源极与第一反相放大器的输出端及第二反相放大器的输入端耦接，所述第一MOS管的漏极与写位线耦接；所述第二MOS管的栅极与写字线耦接，所述第二MOS管的源极与第一反相放大器的输入端及第二反相放大器的输出端耦接，所述第二MOS管的漏极与写位线反耦接；所述第三MOS管的栅极与第一反相放大器的输入端耦接，所述第三MOS管的源极与第四MOS管的源极耦接，所述第三MOS管的漏极与地线耦接；所述第四MOS管的栅极与读字线耦接，所述第四MOS管的源极与第三MOS管的源极耦接，所述第四MOS管的漏极与读位线耦接；所述第一反相放大器的输入端与第二MOS管的源极耦接，所述第一反相放大器的输出端与第一MOS管的源极耦接；所述第二反相放大器的输入端与第一MOS管的源极耦接，所述第二反相放大器的输出端与第二MOS管的源极耦接。