[发明专利]一种差分快速读取电路、存储芯片及存储器在审
| 申请号： | 201811559691.3 | 申请日： | 2018-12-19 |
| 公开（公告）号： | CN109493906A | 公开（公告）日： | 2019-03-19 |
| 发明（设计）人： | 张登军;马亮;查小芳;赵士钰;刘大海;杨小龙;安友伟;李迪;张亦锋;逯钊琦 | 申请（专利权）人： | 珠海博雅科技有限公司 |
| 主分类号： | G11C16/28 | 分类号： | G11C16/28;G11C16/24 |
| 代理公司： | 广州嘉权专利商标事务所有限公司 44205 | 代理人： | 陈慧华 |
| 地址： | 519080 广东省珠海市唐家湾镇大学路*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 存储器 存储芯片 快速读取 高电平 控制端 位线 电路 输出存储单元 锁存控制信号 差分比较器 差分电路 存储单元 存储内容 高速判断 锁存信号 主电路 放电 充能 输出 | ||
1.一种差分快速读取电路，其特征在于：包括由MOS管组成的差分主电路、PCH控制端、锁存信号控制端、第一位线控制端和第二位线控制端，所述PCH控制端连接到所述差分主电路作为开关控制端，所述锁存信号控制端连接所述差分主电路和数字地，所述第一位线控制端和第二位线控制端分别作为输入端连接所述差分主电路，且所述第一位线控制端和第二位线控制端的输入信号不相同，所述差分主电路的输出端作为存储单元的数据输出端。
2.根据权利要求1所述的一种差分快速读取电路，其特征在于：所述差分主电路由6个MOS管组成，分别为M0、M1、M2、M3、M4和M5，所述M0－M3的源极均连接Vcc，所述M0和M1的漏极连接所述M4的漏极，所述M2和M3的漏极连接所述M5的漏极，所述M4的漏极连接所述第一位线控制端，所述M5的漏极连接所述第二位线控制端，所述M1和M4的栅极连接到所述M5的漏极作为所述差分主电路的输出端，所述M2和M5的栅极连接到所述M4的漏极，所述M4和M5的源极连接到所述锁存信号控制端。
3.根据权利要求2所述的一种差分快速读取电路，其特征在于：所述PCH控制端包括一个单输入单输出的PCH反相器，所述PCH反相器的输出连接到所述M0的栅极。
4.根据权利要求1或2所述的一种差分快速读取电路，其特征在于：所述锁存信号控制端包括MOS管M6，所述M6的漏极连接所述差分主电路，栅极连接Latch信号，源极连接数字地。
5.根据权利要求2所述的一种差分快速读取电路，其特征在于：所述第一位线控制端包括电容C0和第一位线，所述电容C0一端连接所述M4的漏极和所述第一位线，另一端连接数字地；所述第二位线控制端包括电容C1和第二位线，所述电容C2一端连接所述M5的漏极和所述第二位线，另一端连接数字地；所述第一位线和第二位线的输出信号不相同。
6.根据权利要求5所述的一种差分快速读取电路，其特征在于：所述电容C0和电容C1的电容值相同。
7.根据权利要求1所述的一种差分快速读取电路，其特征在于：所述差分主电路的输出端连接一个单输入单输出的输出反相器，所述输出反相器的输出端输出0或1。
8.一种存储器芯片，其特征在于：包括有如权利要求1－7任一所述的一种差分快速读取电路。
9.一种存储器，设置有至少一个存储器芯片，其特征在于：包括有如权利要求1－7任一所述的一种差分快速读取电路。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于珠海博雅科技有限公司，未经珠海博雅科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201811559691.3/1.html，转载请声明来源钻瓜专利网。
