[发明专利]一种内建自测试电路及存储器

说明书

本发明公开了一种内建自测试电路及存储器。该内建自测试电路，包括：数字压控振荡器，用于生成高频时钟信号；时钟信号控制模块，用于在高速测试时，将高频时钟信号输入地址输入通道、数据输入通道、输出通道和被测设备；地址输入通道，用于根据时钟信号控制模块输入的时钟信号，将测试地址信号输入被测设备；数据输入通道，用于根据时钟信号控制模块输入的时钟信号，将测试数据信号输入被测设备；输出通道，用于接收并输出被测试设备的输出信号。内建自测试电路中集成了数字压控振荡器，为测试提供高频时钟信号，降低了对测试机台提供的测试时钟的频率要求，简化了外围设备，缩短了测试时间，降低了测试成本。

技术领域

本申请涉及存储器技术领域，尤其涉及一种内建自测试电路及存储器。

背景技术

随着集成电路特征尺寸的不断缩小，促使芯片的集成度和复杂度不断提高，存储器芯片，尤其是存储器的知识产权(Intellectual Property，IP)核中可能存在的缺陷也逐渐增多。同时，存储器也不断向高容量、高速度、低功耗和高集成度等方向发展。这些都极大的增加了存储器IP核的测试难度。

目前，在进行存储器IP核的测试时，主要利用外部自动测试设备(automatic testequipment，ATE)产生测试图形对存储器IP核进行故障检测，然而，由于存储器多为高速存储，这就要求测试设备能够为存储器提供较高频率的测试时钟，而输出的测试时钟频率越高，ATE的成本就越大，这就导致了存储器IP核进行高速测试的成本较高的问题。

发明内容

为了解决现有技术问题，本申请实施例提供了一种内建自测试电路及存储器，能够满足存储器IP核对测试时钟的高频需求，简化外部自动测试设备，降低测试成本。

本申请实施例提供的一种内建自测试电路，包括：数字压控振荡器、时钟信号控制模块、地址输入通道、数据输入通道和输出通道；

所述数字压控振荡器，用于生成高频时钟信号；

所述时钟信号控制模块，用于在高速测试时，将所述高频时钟信号输入所述地址输入通道、所述数据输入通道、所述输出通道和所述被测设备；

所述地址输入通道，用于根据所述时钟信号控制模块输入的时钟信号，将测试地址信号输入所述被测设备；

所述数据输入通道，用于根据所述时钟信号控制模块输入的时钟信号，将测试数据信号输入所述被测设备；

所述输出通道，用于接收并输出所述被测设备的输出信号；所述输出信号是所述被测设备利用所述时钟信号控制模块输入的时钟信号和所述测试地址信号生成的，所述输出信号中携带的数据是预先利用所述时钟信号控制模块输入的时钟信号、所述测试地址信号和所述测试数据信号写入所述被测设备的。

可选的，所述时钟信号控制模块，还用于在低速测试时，将外部的低频时钟信号输入所述地址输入通道、所述数据输入通道、所述输出通道和所述被测设备。

可选的，所述时钟信号控制模块，具体包括：第一选择器；

所述第一选择器的第一输入端连接所述数字压控振荡器的信号输出引脚，所述第一选择器的第二输入端连接低频时钟信号，所述第一选择器的输出端连接所述地址输入通道、所述数据输入通道、所述输出通道和所述被测设备，所述第一选择器的控制端连接第一控制信号。

可选的，所述地址输入通道，具体包括：第一FIFO寄存器、第二选择器和第三选择器；

所述第一FIFO寄存器的输入端连接所述第二选择器的输出端，所述第一FIFO寄存器的输出端连接所述被测设备和所述第二选择器的第一输入端；

所述第二选择器的第二输入端连接外部输入的地址信号；