[发明专利]半导体结构

说明书

根据本发明的一些实施例，一种半导体结构包含：p型掺杂III‑V族化合物层；III‑V族化合物沟道层，其位于所述p型掺杂III‑V族化合物层上方；及阻挡层。所述III‑V族化合物沟道层包含上区域及下区域，且所述阻挡层夹于所述III‑V族化合物沟道层的所述上区域与所述下区域之间。所述III‑V族化合物沟道层包含第一带隙，所述阻挡层包含第二带隙，且所述第二带隙大于所述第一带隙。

技术领域

本发明实施例涉及一种半导体结构。

背景技术

在半导体技术中，III-V族半导体化合物归因于其特性而用于形成各种集成电路装置，诸如高功率场效晶体管、高频晶体管或高电子迁移率晶体管(HEMT)。HEMT是在具有不同带隙的两个材料之间并入一结(即，异质结)作为取代掺杂区域的沟道的场效晶体管，掺杂区域一般用于金属氧化物半导体场效晶体管(MOSFET)。与MOSFET相比，HEMT具有包含高电子迁移率及高频传输信号能力等等的诸多诱人性质。

从应用观点看，HEMT具有诸多优点。尽管存在上述诱人性质，但基于III-V族半导体化合物的装置开发仍面临诸多挑战。已实施针对这些III-V族半导体化合物的配置及材料的各种技术以试图进一步提高晶体管装置性能。

发明内容

根据本发明的实施例，一种半导体结构包括：p型掺杂III-V族化合物层；III-V族化合物沟道层，其位于所述p型掺杂III-V族化合物层上方，所述III-V族化合物层包括上区域及下区域；及阻挡层，其夹于所述III-V族化合物沟道层的所述上区域与所述下区域之间，其中所述III-V族化合物沟道层的所述上区域及所述下区域包括第一带隙，所述阻挡层包括第二带隙，且所述第二带隙大于所述第一带隙。

根据本发明的实施例，一种半导体结构包括：III-V族化合物层，其包括第一区域、第二区域及第三区域，其所述第二区域夹于所述第一区域与所述第三区域之间；第一阻挡层，其夹于所述第一区域与所述第二区域之间；第二阻挡层，其夹于所述第二区域与所述第三区域之间；及作用层，其位于所述III-V族化合物层上方；其中所述III-V族化合物层包括第一带隙，所述第一阻挡层包括第二带隙，所述第二阻挡层包括第三带隙，且所述第二带隙及所述第三带隙大于所述第一带隙。

根据本发明的实施例，一种半导体结构包括：p型掺杂III-V族化合物层；III-V族化合物沟道层，其位于所述p型掺杂III-V族化合物层上方；第一阻挡层，其夹于所述p型掺杂III-V族化合物层与所述III-V族化合物沟道层之间；及第二阻挡层，其夹于所述第一阻挡层与所述III-V族化合物沟道层之间，其中所述III-V族化合物沟道层包括第一带隙，所述第一阻挡层包括第二带隙，所述第二阻挡层包括第三带隙，所述第二带隙及所述第三带隙大于所述第一带隙，且所述第二带隙不同于所述第三带隙。

附图说明

从结合附图来阅读的详细描述最佳理解本揭露的方面。应注意，根据业界标准做法，各个构件未按比例绘制。事实上，为使论述清楚，可任意增大或减小各种特征的尺寸。

图1为说明根据一些实施例中的本揭露的方面的HEMT装置的示意图。

图2为说明根据一些实施例中的本揭露的方面的HEMT装置的示意图。

图3A为说明根据本揭露的实施例的HEMT装置的半导体结构的示意图。

图3B为说明根据本揭露的实施例的操作中的HEMT装置的半导体结构的示意图。

图3C为根据本揭露的实施例的包含具有阻挡层的半导体结构的HEMT装置及无阻挡层的HEMT装置的图。

图4A为说明根据本揭露的实施例的HEMT装置的半导体结构的示意图。

图4B为说明根据本揭露的实施例的操作中的HEMT装置的半导体结构的示意图。