[发明专利]阵列基板及其制作方法、显示装置在审

专利信息
申请号: 201811570844.4 申请日: 2018-12-21
公开(公告)号: CN109712992A 公开(公告)日: 2019-05-03
发明(设计)人: 张合静 申请(专利权)人: 惠科股份有限公司
主分类号: H01L27/12 分类号: H01L27/12;H01L29/786;H01L23/64;H01L21/84;H01L21/34
代理公司: 广州华进联合专利商标代理有限公司 44224 代理人: 李文渊
地址: 518101 广东省深圳市宝安区石岩街道水田村民*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 栅极绝缘层 极板 源层 蚀刻阻挡层 阵列基板 基板 薄膜晶体管 存储电容 显示装置 相对设置 漏极 源极 覆盖 制作 申请
【权利要求书】:

1.一种阵列基板,其特征在于,所述阵列基板包括薄膜晶体管和存储电容,所述薄膜晶体管包括:

基板;

栅极,形成于所述基板上;

栅极绝缘层,形成于所述基板上,并覆盖所述栅极;

有源层,形成于所述栅极绝缘层上,且所述有源层与所述栅极相对设置;

蚀刻阻挡层,形成于所述有源层上;其中,部分蚀刻阻挡层覆盖于所述栅极绝缘层上,另一部分蚀刻阻挡层覆盖于所述有源层上,并使所述有源层的两侧边沿露出;

形成于所述蚀刻阻挡层上的源极与漏极;

所述存储电容包括:第一极板,形成于所述基板上;

栅极绝缘层,形成于所述第一极板上;及

第二极板,形成于所述栅极绝缘层上,且所述第二极板与所述第一极板相对设置;

其中,位于所述栅极之上的栅极绝缘层的厚度大于位于所述第一极板之上的栅极绝缘层的厚度。

2.根据权利要求1所述的阵列基板,其特征在于,还包括:

保护层,形成于所述源极、漏极及所述第二极板上。

3.根据权利要求2所述的阵列基板,其特征在于,还包括:

像素电极,形成于所述保护层上,其中,所述像素电极通过不同的过孔分别与所述漏极、所述第二极板电连接。

4.根据权利要求1所述的阵列基板,其特征在于,位于所述第一极板之上的栅极绝缘层的厚度为0埃-2000埃。

5.根据权利要求1所述的阵列基板,其特征在于,所述有源层为氧化物半导体层,所述有源层的材料为铟镓锌氧化物。

6.根据权利要求1所述的阵列基板,其特征在于,所述存储电容位于所述阵列基板的像素区域,或位于所述阵列基板像素区域的周边电路中。

7.根据权利要求1所述的阵列基板,其特征在于,所述蚀刻阻挡层的材料包括氧化铝或氧化硅。

8.根据权利要求1所述的阵列基板,其特征在于,所述栅极绝缘层的材料包括氧化硅和/或氮化硅。

9.一种阵列基板的制作方法,其特征在于,用于制造如权利要求1-8任一项所述的阵列基板,所述阵列基板的制作方法包括:

提供一基板;

在所述基板上形成第一金属层,对所述第一金属层进行刻蚀以形成薄膜晶体管的栅极和存储电容的第一极板;

在所述栅极和所述第一极板上形成栅极绝缘层;

在所述栅极绝缘层上形成半导体层,对所述半导体层进行刻蚀以形成对应于所述栅极上方的有源层;

在所述有源层上形成蚀刻阻挡层,对所述蚀刻阻挡层进行刻蚀以使所述有源层的两侧边沿露出,同时,将位于所述第一极板上方的蚀刻阻挡层刻蚀掉、并将所述第一极板上的栅极绝缘层部分刻蚀;

在所述蚀刻阻挡层上形成第二金属层,对所述第二金属层进行刻蚀以形成源极、漏极和第二极板。

10.一种显示装置,其特征在于,包括如权利要求1-8任一项所述的阵列基板。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于惠科股份有限公司,未经惠科股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201811570844.4/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top