[发明专利]阵列基板及其制作方法、显示装置

说明书

本申请涉及一种阵列基板及其制作方法、显示装置。该阵列基板包括薄膜晶体管和存储电容，薄膜晶体管包括：基板；形成于基板上的栅极；栅极绝缘层，形成于栅极上；有源层，形成于栅极绝缘层上，且有源层与栅极相对设置；蚀刻阻挡层，形成于有源层上；其中，部分蚀刻阻挡层覆盖于栅极绝缘层上，另一部分蚀刻阻挡层覆盖于有源层上、并使有源层的两侧边沿露出；形成于所述蚀刻阻挡层上的源极与漏极；该存储电容包括：第一极板，形成于基板上；栅极绝缘层，形成于第一极板上；及第二极板，形成于栅极绝缘层上，且所述第二极板与所述第一极板相对设置；其中，位于所述栅极之上的栅极绝缘层的厚度大于位于所述第一极板之上的栅极绝缘层的厚度。

技术领域

本申请涉及显示技术领域，特别是涉及一种阵列基板及其制作方法、显示装置。

背景技术

随着显示科技的日渐进步，显示装置成为人们不可缺少的必备品之一。阵列基板作为显示装置中最重要组成部分之一，影响着显示装置的显示品质和分辨率。

相较于传统使用非晶硅作为半导体层的TFT(Thin Film Transistor，薄膜晶体管)阵列基板，氧化物半导体作为半导体层的TFT阵列基板具有较高的迁移率，较低的漏电，能实现高分辨和高动态显示。随着人们对显示装置的分辨率以及显示品质的需求不断提升，由氧化物半导体TFT阵列基板驱动的显示面板逐渐走进大众视野。而一般的阵列基板的制程可以分为ESL(Etch Stop Layer，蚀刻阻挡层)型和BCE(Back Channel Etching，背沟道蚀刻)型结构TFT基板，而ESL型TFT基板由于ESL层的存在会引起两方面的问题：第一，ESL层往往采用挖孔的方式，通过两个孔使半导体层与Source和Drain搭接，这样会导致TFTSource(源极)/Drain(漏极)与Gate(栅极)之间的寄生电容较大，引起Data(数据)线负载太大；第二，ESL层的存在，会使存储电容的第一极板和第二极板之间的距离增大，进而使得电容值减小。这两点都不利于大尺寸高分辨显示。

发明内容

基于此，有必要针对采用ESL型结构制成的TFT基板存在存储电容较小、寄生电容较大的问题，提供一种阵列基板及其制作方法、显示装置。

一种阵列基板，所述阵列基板包括薄膜晶体管和存储电容，所述薄膜晶体管包括：

基板；

栅极，形成于所述基板上；

栅极绝缘层，形成于所述基板上，并覆盖所述栅极；

有源层，形成于所述栅极绝缘层上，且所述有源层与所述栅极相对设置；

蚀刻阻挡层，形成于所述有源层上；其中，部分蚀刻阻挡层覆盖于所述栅极绝缘层上，另一部分蚀刻阻挡层覆盖于所述有源层上，并使所述有源层的两侧边沿露出；

形成于所述蚀刻阻挡层上的源极与漏极；

所述存储电容包括：第一极板，形成于所述基板上；

栅极绝缘层，形成于所述第一极板上；及

第二极板，形成于所述栅极绝缘层上，且所述第二极板与所述第一极板相对设置；

其中，位于所述栅极之上的栅极绝缘层的厚度大于位于所述第一极板之上的栅极绝缘层的厚度。

在其中一个实施例中，所述阵列基板还包括：

保护层，形成于所述源极、漏极及所述第二极板上。

在其中一个实施例中，所述阵列基板还包括：

像素电极，形成于所述保护层上，其中，所述像素电极通过不同的过孔分别与所述漏极、所述第二极板电连接。

在其中一个实施例中，位于所述第一极板之上的栅极绝缘层的厚度为0埃-2000埃。