[发明专利]存储器装置

权利要求书

1.一种存储器装置，包括：

至少一存储器组，每个存储器组包括多个存储单元阵列；

至少一第一地址解码器组，耦接所述至少一存储器组，每个第一地址解码器组包括多个第一地址解码器；

至少一第二地址解码器组，耦接所述至少一存储器组，每个第二地址解码器组包括多个第二地址解码器，其中所述至少一第二地址解码器组接收多个行选择线以对所述存储单元阵列中的存储单元进行存取操作；以及

多个感应放大器组，每个感应放大器组设置在相邻的存储单元阵列之间，其中所述感应放大器组的总数等于所述多个第二地址解码器的总数，

其中所述行选择线被区分为多个行选择线群，且每个行选择线群分别分配给对应的所述第二地址解码器，其中每个行选择线群中所分配的行选择线的数量小于所述行选择线的总数，所述每个行选择线群中所分配的行选择线的所述数量等于所述行选择线的总数除以所述感应放大器组的总数。

2.根据权利要求1所述的存储器装置，其中所述至少一第一地址解码器与所述至少一第二地址解码器设置在所述至少一存储器组的同一边。

3.根据权利要求1所述的存储器装置，其中所述每个行选择线群中所分配的行选择线的所述数量等于所述行选择线的总数除以所述行选择线群的总数。

4.根据权利要求3所述的存储器装置，其中所述行选择线的总数为64，所述行选择线群的总数为4，所述每个行选择线群中所分配的行选择线的数量为16。

5.根据权利要求1所述的存储器装置，其中所述感应放大器组的总数为4，且在每个存储器组中的所述存储单元阵列的数量为5。

6.根据权利要求1所述的存储器装置，其中所述第一地址解码器为字线解码器，所述第二地址解码器为行选择线解码器。

7.根据权利要求1所述的存储器装置，还包括：

读写放大器，耦接所述至少一存储器组的全球数据信号线，其中所述至少一存储器组共用所述读写放大器。

8.根据权利要求1所述的存储器装置，还包括：

行地址缓冲器，用以从外部装置获得存储器地址信号，并暂存所述存储器地址信号；以及

行地址解码器，耦接所述行地址缓冲器，用以将所述存储器地址信号进行解码以将其转换为行选择信号，且将所述行选择信号提供到所述行选择线。

9.根据权利要求7所述的存储器装置，还包括：

子数据放大器，用以推动全球数据信号线中的信号。

10.根据权利要求9所述的存储器装置，其中所述子数据放大器包括：

第一晶体管，其第一端耦接所述全球数据信号线中的第一全球数据信号线；

第二晶体管，其第一端耦接所述全球数据信号线中的第二全球数据信号线及所述第一晶体管的控制端，所述第二晶体管的控制端耦接所述第一全球数据信号线及所述第一晶体管的第一端；以及

控制晶体管，其第一端耦接所述所述第一晶体管的第二端及所述第二晶体管的第二端，所述控制晶体管的第二端接收第一电压，所述控制晶体管的控制端接收所述子数据放大器的启动信号。

11.根据权利要求1所述的存储器装置，其中所述存储单元阵列按照所述行选择线的延伸方向分割为多个区块，并且，

所述存储器装置还包括：

数据切换电路，依据所述区块、切换信号及所述行选择线部分地进行存储单元存取的操作，

其中，所述数据切换电路包括：

第一组晶体管，其第一端耦接本地数据信号线，所述第一组晶体管的控制端接收所述切换信号；以及

第二组晶体管，其第一端耦接所述本地数据信号线，所述第二组晶体管的第二端耦接全球数据信号线，所述第二组晶体管的控制端接收所述切换信号，

其中，当所述切换信号禁能时，所述第一组晶体管导通以使所述本地数据信号线中的信号等同于预设电压，并且，

当所述切换信号致能且所述行选择线中的信号为致能时，所述第二组晶体管导通以使所述本地数据信号线中的数据传递到所述全球数据信号线。