[发明专利]一种存储单元及其构建方法和静态随机存储器

说明书

本发明公开了一种存储单元及其构建方法和静态随机存储器，其中存储单元包括：第一传输晶体管、第一反相器、第二传输晶体管、以及第二反相器；第一传输晶体管、第一反相器、以及第二传输晶体管依次串联，第二传输晶体管、第二反相器、第一传输晶体管依次串联；第一反相器包括至少三个晶体管，第一反相器的至少三个晶体管串联后的一端连接电源的正极，第一反相器的至少三个晶体管串联后的另一端连接地线；第二反相器包括至少三个晶体管，第二反相器的至少三个晶体管串联后的一端连接电源的正极，第二反相器的至少三个晶体管串联后的另一端连接地线。本发明能减小单粒子瞬态脉冲宽度，达到抗单粒子效应。

技术领域

本发明涉及半导体技术领域，并且特别地，涉及一种存储单元及其构建方法、以及静态随机存储器。

背景技术

静态随机存储器(Static Random Access Memory，简称SRAM)其速度快、功耗低、不需要刷新电路即能保存它内部存储的数据等优点得到了广泛应用。但是在航天航空应用领域中，大量的高能粒子和宇宙射线等产生的辐照效应，如单粒子瞬态脉冲，如MOS会在沟道或有源区形成大量电子空穴对，在电场的作用下形成电流，导致漏电流增加，进而使电路中某些关键节点电位发生瞬间的突变造成电路功能紊乱，这使普通结构的基本存储单元已不能满足存储器航空应用的可靠性需求。

图1为现有SRAM存储器的存储单元的电路结构示意图，该存储单元包括：第一NMOS晶体管M11、第二NMOS晶体管M13、第三NMOS晶体管M15、第四NMOS晶体管M16、第一PMOS晶体管M12、第二PMOS晶体管M14。所述第一NMOS晶体管M11、第一PMOS晶体管M12、第二NMOS晶体管M13、第二PMOS晶体管M14形成双稳态电路，所述双稳态电路形成一个锁存器用于锁存数据信息。所述第一PMOS晶体管M12和第二PMOS晶体管M14为上拉晶体管，所述第一NMOS晶体管M11和第二NMOS晶体管M13为下拉晶体管，第三NMOS晶体管M15和第四NMOS晶体管M16为传输晶体管。第一NMOS晶体管M11的栅极、第一PMOS晶体管M12的栅极、第二NMOS晶体管M13的漏极、第二PMOS晶体管M14的漏极、第四NMOS晶体管M16的源极电连接，形成第一存储节点Q1n；第二NMOS晶体管M13的栅极、第二PMOS晶体管M14的栅极、第一NMOS晶体管M11的漏极、第一PMOS晶体管的M12的漏极、第三NMOS晶体管M15的源极电连接，形成第二存储节点Q1。第一PMOS晶体管M12的源极和第二PMOS晶体管M14的源极与电源线Vdd电连接；第一NMOS晶体管M11的源极和第二NMOS晶体管M13的源极与地线Vss电连接；第三NMOS晶体管M15的栅极和第四NMOS晶体管M16的栅极与字线WL电连接；第三NMOS晶体管M15的漏极与位线BL电连接，第四NMOS晶体管M16的漏极与位线BLB电连接。

上述SRAM存储器的存储单元的工作原理为：读操作时，两根位线BL和BLB预充值为高电平，字线WL充高平，则Q1或者Q1n其中一个为低电平，电流从BL流向存储节点Q1或者BLB流向存储节点Q1n，位线BL或者BLB电位降低，BL和BLB间电位产生电压差，当电压差达到一定值后打开灵敏放大器(图中未画)对电压放大，读取的当大电路将会辨识出哪根位线是1哪根是0再送到输出电路，读出数据；写操作时，位线BL和BLB一个施加高电平、一个施加低电平，字线WL施加高电平，此时M5、M6晶体管导通，由于存储节点Q1和Q1n一个为低电平、一个为高电平，当写操作的数据信息与原来存储节点的数据信息不同时，电流从高电平的存储节点Q1或者Q1n流向低电平的位线BL或者BLB，使得高电平的存储节点电位降低，低电位的存储节点电位提高，SRAM存储单元存储型的数据。