[发明专利]晶体管结构及其形成方法

说明书

本发明提供一种晶体管结构及其形成方法，晶体管结构的形成方法包括：提供基底，所述基底包括第一区域和第二区域；刻蚀所述第一区域的基底，形成第一衬底和多个分立于所述第一衬底上的第一鳍部，相邻所述第一鳍部之间为第一凹槽；刻蚀所述第二区域的基底，形成第二衬底和多个分立于所述第二衬底上的第二鳍部，相邻所述第二鳍部之间为第二凹槽；所述第二凹槽的深度小于所述第一凹槽的深度；对所述第二凹槽的底面掺杂离子，所述掺杂离子的类型与所述晶体管的掺杂类型相反；掺杂离子后，在所述第一凹槽和第二凹槽中形成隔离层。在第二凹槽的底面掺杂离子，提高了寄生器件的阈值电压，使得器件工作时，寄生器件不容易开启。

技术领域

本发明涉及半导体技术领域，尤其涉及一种晶体管结构及其形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。

因此，为了减小短沟道效应的影响，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

发明内容

本发明实施例提供一种晶体管结构及其形成方法，来优化晶体管结构的电学性能。

为解决上述问题，本发明实施例提供一种晶体管结构的形成方法，包括：提供基底，所述基底包括第一区域和第二区域；刻蚀所述第一区域的基底，形成第一衬底和多个分立于所述第一衬底上的第一鳍部，相邻所述第一鳍部之间为第一凹槽；刻蚀所述第二区域的基底，形成第二衬底和多个分立于所述第二衬底上的第二鳍部，相邻所述第二鳍部之间为第二凹槽；所述第二凹槽的深度小于所述第一凹槽的深度；在所述第二凹槽的底面掺杂离子，所述掺杂离子的类型与所述晶体管的掺杂类型相反；掺杂离子后，在所述第一凹槽和第二凹槽中形成隔离层。

可选的，在所述第二凹槽的底面掺杂离子的步骤包括：采用离子注入的方式在所述第二凹槽的底面掺杂离子。

可选的，所述晶体管为PMOS晶体管，所述掺杂的离子包括磷、砷或锑；或者，所述晶体管为NMOS晶体管，所述掺杂的离子包括硼、镓或铟。

可选的，所述掺杂离子工艺参数包括：注入剂量为1.0E13原子每平方厘米至2.0E14原子每平方厘米，注入能量为15KeV至60KeV，离子注入方向与法线的角度为0度至15度。

可选的，在所述第一凹槽和第二凹槽中形成隔离层的步骤包括：在所述第一凹槽中形成第一隔离层；在所述第二凹槽中形成第二隔离层，所述第二隔离层的致密度高于所述第一隔离层的致密度。

可选的，所述第一隔离层的材料为氧化硅，所述第二隔离层的材料为氮化硅。

可选的，先形成所述第二凹槽，后形成所述第一凹槽；或者，先形成第一凹槽，后形成第二凹槽。

可选的，形成所述第二凹槽的步骤包括：形成覆盖所述基底的掩膜材料层，在所述掩膜材料层上形成多个分立的核心层；形成覆盖所述核心层侧壁的掩膜侧墙；在所述核心层和掩膜侧墙露出的掩膜材料层上形成掩膜保护层；在所述掩膜侧墙上形成露出所述第二区域的遮挡层；以所述遮挡层为掩膜，刻蚀所述基底，形成第二凹槽；形成所述第二凹槽后，去除所述遮挡层、核心层以及掩膜保护层；