[发明专利]半导体装置及其制造方法

说明书

实施方式提供一种能够在不使用间隔芯片的情况下将一半导体芯片配置在另一半导体芯片上方从而缩小封装尺寸的半导体装置及其制造方法。本实施方式的半导体装置具备形成着电极的基板、设置在基板的表面上的第1及第2半导体芯片、将第1半导体芯片与电极连接的导线、粘接层、及树脂层。第2半导体芯片在朝向基板侧的面即背面具有形成着突出部的第1区域及第1区域以外的第2区域，第2区域位于第1半导体芯片或导线的至少一部分的上方。粘接层设置在第1区域与基板之间及第2区域与基板之间。树脂层设置在基板上，且被覆第1及第2半导体芯片。

[相关申请]

本申请享有以日本专利申请2018-146821号(申请日：2018年8月3日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

本实施方式涉及一种半导体装置及其制造方法。

背景技术

存在如存储器芯片及其控制器芯片那样将多个半导体芯片密封在1个封装内的情况。在此情况下，例如存在利用间隔芯片将存储器芯片堆叠并重叠配置在控制器芯片上方的封装构造。此种封装构造能够比将多个半导体芯片单纯地横向并列配置而成的构造进一步缩小封装整体的尺寸。

然而，为了将存储器芯片堆叠而必需间隔芯片，因此成本增高。

另外，在使用厚DAF(Die Attachment Film，芯片粘接膜)代替间隔芯片的情况下，存储器芯片变得容易倾斜。或者也存在存储器芯片本身的形状容易变形的顾虑。如果存储器芯片倾斜或者变形，那么当在存储器芯片上进而积层其它存储器芯片时，所积层的存储器芯片变得容易剥落而难以将接合线连接。另外，存在当DAF被压扁时存储器芯片会与其下方的控制器芯片接触的顾虑。进而，也存在当DAF被压扁时，DAF从存储器芯片的下方向接合垫伸出，之后难以将金属导线与接合垫接合的情况。

发明内容

实施方式提供一种能够在不使用间隔芯片的情况下将一半导体芯片配置在另一半导体芯片上方从而缩小封装尺寸的半导体装置及其制造方法。

本实施方式的半导体装置具备形成着电极的基板、设置在基板的表面上的第1及第2半导体芯片、将第1半导体芯片与电极连接的导线、粘接层、及树脂层。第2半导体芯片在朝向基板侧的面即背面具有形成着突出部的第1区域及第1区域以外的第2区域，第2区域位于第1半导体芯片或导线的至少一部分的上方。粘接层设置在第1区域与基板之间及第2区域与基板之间。树脂层设置在基板上，且被覆第1及第2半导体芯片。

附图说明

图1(A)及(B)是表示第1实施方式的半导体装置的构成例的剖视图及俯视图。

图2(A)、图2(B)、图3(A)、图3(B)、图4(A)、图4(B)、图5(A)、图5(B)、图6(A)、图6(B)是表示第1实施方式的半导体装置的制造方法的一例的图。

图7是表示第1实施方式的变化例1的半导体装置的制造方法的图。

图8(A)、图8(B)、图9(A)、图9(B)是表示依据第1实施方式的变化例2的半导体装置的制造方法的剖视图。

图10是表示第2实施方式的半导体装置的构成例的剖视图。

图11是表示第3实施方式的半导体装置的构成例的剖视图。

图12是表示第4实施方式的半导体装置的构成例的剖视图。

图13(A)及(B)是表示第5实施方式的半导体装置的构成例的剖视图及俯视图。

图14(A)及(B)是表示第5实施方式的半导体装置的制造方法的剖视图。

图15是表示第6实施方式的半导体装置的构成例的剖视图。