[发明专利]一种通道相位对齐电路及方法

权利要求书

1.一种通道相位对齐电路，其特征在于，包括：数据接收端、CDR状态机、控制编码器、特征码检测及控制逻辑单元，以及WCA状态机，其中，

所述数据接收端，其接受高速串行数据，进行串行数据的采样、串并转换，及产生并行时钟；

所述CDR状态机，用于时钟和数据的恢复控制，获取高速采样时钟和数据的相位对应关系；

所述控制编码器，用于将所述相位对应关系转换成高速时钟插值器的控制码；

所述特征码检测及控制逻辑单元，用于监测串行数据流中的训练特征码型；

所述WCA状态机，用于计算数据的相位和字边界，连续多次检测到所述训练特征码并具有相同相位信息后，将所述CDR环路切换到WCA环路，进行相位对齐。

2.根据权利要求1所述的通道相位对齐电路，其特征在于，所述数据接收端，包括：相位插值器，数据采样器，解串器及时钟数单元，其中，

所述相位插值器，其接收具有正交关系的两个时钟，输出相差为90度的两相时钟；

所述数据采样器进行准确的串行数据采样，采样后的数据经过所述解串器进行串并转换；

时钟数单元对高速时钟进行降速处理，产生与并行数据位宽相匹配的并行时钟。

3.根据权利要求2所述的通道相位对齐电路，其特征在于，所述时钟数单元对高速时钟进行降速处理，产生与并行数据位宽相匹配的并行时钟。

4.根据权利要求1所述的通道相位对齐电路，其特征在于，所述训练特征码，为符合8B10B 编码规则的“K码+D码”组合，所述K码为K28.5、K28.1或K28.7。

5.根据权利要求1所述的通道相位对齐电路，其特征在于，所述WCA状态机完成相位对齐后，发出对齐指示信号，将WCA环路切换到所述CDR环路，进行所述数据的正常传输。

6.根据权利要求2所述的通道相位对齐电路，其特征在于，所述WCA状态机将相位信息经过编码后形成所述相位插值器的控制码，控制采样时钟向前或者向后移动，直到并行数据与特征码字边界完全对齐。

7.一种通道相位对齐方法，采用权利要求1-6任一项所述的通道相位对齐电路，其特征在于，包括以下步骤：

在数据传输过程中的空闲时刻传输特定类型的训练特征码；

进行时钟和数据的锁定恢复；

检测所述数据的所述特征码信息；

检测到所述特征码并符合条件，进行所述数据的相位对齐；

所述相位对齐后，进行所述数据的正常传输。