[发明专利]信号处理装置和Δ-Σ调制器

权利要求书

1.一种信号处理装置，其特征在于，包括：

多位元量化器，用于量化模拟输入以产生多位元输出码，该多位元输出码包括多个码段，该多个码段包括第一码段和第二码段，其中，该第一码段和该第二码段分别包括该多位元输出码中的一个或多个位元，该多位元量化器在完成该第一码段的确定之前完成该第二码段的确定；

处理电路，用于接收来自该多位元量化器的该多个码段，且根据该多个码段分别产生多个数字输出，该多个数字输出包括从该第一码段衍生出来的第一数字输出和从该第二码段衍生出来的第二数字输出，其中，该处理电路在接收来自该多位元量化器的该第一码段之前接收来自该多位元量化器的该第二码段，以及，该第一数字输出与该第一码段之间的第一传递函数不同于该第二数字输出与该第二码段之间的第二传递函数；

以及，数字至模拟转换电路，用于接收来自该处理电路的该多个数字输出，并将该多个数字输出分别转换为多个第一模拟输出；

其中，该多位元量化器根据具有采样时钟周期的采样时钟进行操作，该第二码段在用于产生该多位元输出码的该模拟输入的量化开始的当前采样时钟周期中解析出且通过该处理电路后仍然在该当前采样时钟周期中提供给该数字至模拟转换电路，以及，该第一码段比该第二码段慢解析出且通过该处理电路后在晚于该当前采样时钟周期的采样时钟周期中提供给该数字至模拟转换电路而不会同该第二码段在该当前采样时钟周期中提供给该数字至模拟转换电路。

2.如权利要求1所述的信号处理装置，其特征在于，该信号处理装置还包括：

组合电路，用于通过组合该数字至模拟转换电路的该多个第一模拟输出来产生并输出第二模拟输出。

3.如权利要求1所述的信号处理装置，其特征在于，该第一传递函数和该第二传递函数之间的差异包括至少一个非零延迟量，该至少一个非零延迟量是该采样时钟周期的整数倍。

4.如权利要求1所述的信号处理装置，其特征在于，该第一传递函数和该第二传递函数之间的差异包括至少一个非零延迟量，该至少一个非零延迟量是该采样时钟周期的非整数倍。

5.如权利要求1所述的信号处理装置，其特征在于，该处理电路包括：

第一基于延迟的电路，用于接收该第一码段，并根据该第一码段输出该第一数字输出，其中，该第一基于延迟的电路包括：

第一延迟电路，用于将第一非零延迟量应用于该第一码段。

6.如权利要求5所述的信号处理装置，其特征在于，该第一基于延迟的电路还包括乘法电路，该乘法电路被配置为将加权因子应用于该第一码段。

7.如权利要求5所述的信号处理装置，其特征在于，该处理电路还包括：

直接通路，用于传输该第二码段，以直接将该第二码段作为该第二数字输出。

8.如权利要求5所述的信号处理装置，其特征在于，该处理电路还包括：

第二基于延迟的电路，用于接收该第二码段，并根据该第二码段输出该第二数字输出，其中，该第二基于延迟的电路包括：

第二延迟电路，用于将第二非零延迟量应用于该第二码段，其中，该第二非零延迟量不同于该第一非零延迟量。

9.如权利要求8所述的信号处理装置，其特征在于，该第二非零延迟量确保该第二码段仍然在用于产生该多位元输出码的该模拟输入的量化开始的当前采样时钟周期中输出给该数字至模拟转换电路。

10.如权利要求5或9所述的信号处理装置，其特征在于，该第一非零延迟量确保该第一码段不在用于产生该多位元输出码的该模拟输入的量化开始的该当前采样时钟周期中输出给该数字至模拟转换电路。

11.一种Δ-Σ调制器，其中，该Δ-Σ调制器包括如权利要求1至10中任意一项所述的信号处理装置，以及，该信号处理装置的多位元量化器位于该Δ-Σ调制器的前馈路径上，该处理电路位于该Δ-Σ调制器的反馈路径上。